[发明专利]比较器和存储器区域检测电路和方法

权利要求书

1.一种比较器电路，包括：

进位保留加法CSA电路，用来根据第一输入值、第二输入值、与所述第一输入值和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，所述CSA电路包括反相器电路，以提供在所述第三输入值和由所述第一输入值和第二输入值组成的组之间的相对取反；以及

组合器电路，以将所述部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、所述进位输入值、以及1进行组合，以生成至少进位输出位；

其中，所述进位输出位指示所述第三输入值是否大于所述第一输入值和第二输入值的和。

2.根据权利要求1所述的比较器电路，包括输出位反相器以将所述进位输出位取反。

3.根据权利要求1所述的比较器电路，其中，所述预定数量的位为1位。

4.根据权利要求1所述的比较器电路，包括被配置为可选择地将所述第一输入值和第二输入值中的一个设置为0的选择器。

5.根据权利要求1所述的比较器电路，其中，所述CSA电路被配置为根据所述第一输入值、所述第二输入值、和所述第三输入值的反码，生成所述部分和位的集合和进位位的集合。

6.根据权利要求5所述的比较器电路，其中，所述CSA电路包括：

第一电路，以将成对的所述第一输入值的位和所述第二输入值的位进行组合，以生成相应的中间部分和位和相应的中间进位位；以及

第二电路，以将所述中间部分和位和所述中间进位位与所述第三输入值的反码进行组合。

7.根据权利要求1所述的比较器电路，其中，所述CSA电路被配置为根据所述第一输入值的反码、所述第二输入值的反码、和所述第三输入值来生所述部分和位的集合和进位位的集合。

8.根据权利要求7所述的比较器电路，其中，所述CSA包括：

第一电路，以将成对所述第一输入值的反码的位和所述第二输入值的反码的位进行组合，以生成相应的中间部分和位和相应的中间进位位；以及

第二电路，以将所述中间部分和位和中间进位位与所述第三输入值进行组合。

9.一种存储器区域检测电路，包括：

检测器，以检测被测存储器地址是否位于由下限和上限定义的存储器地址范围内，所述检测器包括：

根据权利要求1所述的第一比较器电路，其中，所述第三输入值表示所述下限；以及

根据权利要求1所述的第二比较器电路，其中，所述第三输入值表示所述上限；

输出电路，以根据来自所述第一比较器电路和所述第二比较器电路的所述进位输出位来生成输出标志；

其中，所述被测存储器地址被形成为所述第一输入值、所述第二输入值和所述进位输入值的和，并且所述输出标志指示所述被测存储器地址是否位于由所述下限和所述上限定义的所述存储器地址范围内。

10.根据权利要求9所述的存储器区域检测电路，包括两个或更多检测器，每个具有各自的上限和下限。

11.根据权利要求10所述的存储器区域检测电路，包括用来将来自所述两个或更多检测器的输出标志进行组合以生成所述被测存储器地址是否位于由所述下限和所述上限定义的存储器地址的范围内的指示的电路。

12.根据权利要求11并依赖于权利要求6和权利要求8的存储器区域检测电路，其中：

所述检测器的每一个具有各自的第二电路；以及

所述两个或更多检测器使用公共的第一电路。

13.根据权利要求9所述的存储器区域检测电路，包括：

地址生成器，以从所述第一输入值、所述第二输入值、以及所述进位输入值生成存储器地址。