[发明专利]一种高速串行收发器接口电路

说明书

一种高速串行收发器接口电路，包括带有串行通信驱动的FPGA芯片，所述FPGA芯片连接有电路接口，其特征在于：所述FPGA芯片的输出端口与输入端口分别连接有第一隔离电路与第二隔离电路。通过采用本发明中的隔离电路，即互感线圈隔离方式，可以使隔离电压大大提高；同时抗干扰能力提升，原电容隔离方式易受外电场干扰，改成互感线圈方式后，由原来由原来的铜轴电缆传输介质变为双绞线介质，并大大提升传输距离。

技术领域

本发明涉及串行通讯领域，尤其涉及一种高速串行收发器接口电路。

背景技术

原有的串行通讯器件中需要用到实现隔离电压效果的隔离电路，原隔离电路使用电容隔离方式，但因串行通讯SERDES高速传输的特性，需选择低耐压，低损耗角的电容，故对多数场合的隔离电压达不到要求，应用受限，而且原电容隔离方式易受外电场干扰。

发明内容

本发明为解决现有技术中高速串行收发器的电容隔离方式的隔离电压达不到要求的技术问题，提供一种高速串行收发器接口电路，包括FPGA芯片，所述FPGA芯片连接有电路接口，所述FPGA芯片包括SERDES高速串行接口,所述SERDES高速串行接口包括输出端口与输入端口,所述FPGA芯片的输出端口与输入端口分别连接有第一隔离电路与第二隔离电路；

所述第一隔离电路与FPGA芯片的输出端口连接，所述第一隔离电路包括两个相互感应设置的电感，所述两个电感的起始端互为同名端，所述两个电感的终止端互为同名端，所述两个电感的其中一电感的起始端与第一输出端口连接，终止端接地，另一电感的起始端连接有第一共模电感，所述第一共模电感包括输入端与输出端，与第一共模电感连接的电感的起始端与输入端连接，所述输出端与电路接口连接；

所述第二隔离电路与FPGA芯片的输入端口连接，所述第二隔离电路包括两个相互感应设置的电感，所述两个电感的起始端互为同名端，所述两个电感的终止端互为同名端，所述两个电感的其中一电感的起始端与第一输入端口连接，终止端接地，另一电感的起始端连接有第二共模电感，所述第二共模电感包括输入端与输出端，与第二共模电感连接的电感的起始端与输出端连接，所述输入端与电路接口连接。

进一步地，所述输出端口为差分信号输出端口，包括第一输出端口与第二输出端口；

所述第一隔离电路包括与第一输出端口连接的第一输出电感组以及与第二输出端口连接的第二输出电感组；

所述第一输出电感组包括两个相互感应设置的电感，所述两个电感的起始端互为同名端，所述两个电感的终止端互为同名端，所述两个电感的其中一电感的起始端与第一输出端口连接，终止端接地，另一电感的起始端连接有第一共模电感，所述第一共模电感包括第一输入端、第二输入端、第一输出端以及第二输出端，与第一共模电感连接的电感的起始端与第一输入端连接，所述第一输出端与电路接口连接；

所述第二输出电感组也包括两个相互感应设置的电感，所述两个电感的起始端互为同名端，所述两个电感的终止端互为同名端，所述两个电感的其中一电感的起始端与第一输出端口连接，终止端接地，另一电感的起始端连接有第一共模电感，与第一共模电感连接的电感的起始端与第二输入端连接，所述第二输出端与电路接口连接。

进一步地，所述第二隔离电路与FPGA芯片的输入端口连接，所述输入端口为差分信号输入端口，包括第一输入端口与第二输入端口；

所述第二隔离电路包括与第一输入端口连接的第一输入电感组以及与第二输入端口连接的第二输入电感组；

所述第一输入电感组包括两个相互感应设置的电感，所述两个电感的起始端互为同名端，所述两个电感的终止端互为同名端，所述两个电感的其中一电感的起始端与第一输入端口连接，终止端接地，另一电感的起始端连接有第二共模电感，所述第二共模电感包括第一输入端、第二输入端、第一输出端以及第二输出端，与第二共模电感连接的电感的起始端与第一输出端连接，所述第一输入端与电路接口连接；