[发明专利]一种碳化硅器件终端及其制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种碳化硅器件终端及其制作方法。

背景技术

现代科技对半导体功率器件的体积，可靠性，耐压，功耗等方面不断提出更高的要求。随着晶体管特征尺寸的缩小，由于短沟道效应等物理规律和制作成本的限制，主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。

第三代半导体材料碳化硅(SiC)具有比硅更大的禁带宽度和更高的临界击穿场强，相比同等耐压等级的硅功率器件，SiC具有更高的掺杂浓度和更小的外延层厚度，因此正向导通电阻能够大大减小，功率损耗大幅度地降低；同时，碳化硅具有较高的热导率和耐高温能力且电子饱和速率较高，适合大电流大功率运用，能够降低散热设备的要求，缩小设备体积，提高可靠性，减小成本。所以碳化硅被认为是新一代高效能电力电子器件重要的发展方向，在新能源汽车、轨道交通、机车牵引、智能电网等领域具有广阔的应用前景。

目前，在碳化硅MOSFET器件的设计和制备中，为了降低结边缘电场，提高器件实际耐压，需要器件具有良好的终端结构，例如场板(FP)、场限环(FLR)、结终端延伸(JTE)等。在现有SiC功率器件结构中广泛应用的主要是场限环(FLR)和结终端延伸结构(JTE)。

但是，由于SiC功率器件的表面电场较高，为了提高耐压，需在器件设计时降低表面峰值电场，要求设计较多数量的场限环。因此在设计中需要考虑的因素较多，例如场限环的数量、环宽、各场限环之间的间距等；并且具有多个场限环的终端占据芯片面积较大，不利于提高电流。而结终端延伸结构存在优值浓度且器件击穿耐压对优值浓度比较敏感，因此设计窗口相对较小；并且结终端延伸结构对表面电荷非常敏感，容易因界面不稳定性和氧化层电荷从而影响器件表面电场分布，进而影响器件击穿电压以及可靠性。

因此，亟需设计一种SiC器件终端及其制作方法，降低器件表面的峰值电场和击穿电压对JTE浓度的敏感度，屏蔽界面电荷，提高器件的击穿电压和器件耐压性能。

发明内容

本发明提供的碳化硅器件终端及其制作方法，能够针对现有技术的不足，降低器件表面的峰值电场以及器件击穿电压对JET浓度的灵敏度，提高器件的击穿电压和器件耐压性能。

第一方面，本发明提供一种碳化硅器件终端的制作方法，其中包括：

步骤一：提供N⁺-SiC衬底，在N⁺-SiC衬底上生长N^--SiC外延层；

步骤二：在所述N^--SiC外延层中制备P^--SiC JTE区和N型截止环，其中，所述P^--SiC JTE区内刻蚀有浅凹槽并在所述浅凹槽内淀积第一钝化层，所述N型截止环位于所述器件终端的外缘；

步骤三：在所述N^--SiC外延层表面制备叠层结构，所述叠层结构包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，所述多晶硅场板和金属场板覆盖所述P^--SiC JTE区以及所述P^--SiC JTE区与N型截止环之间的部分区域，所述金属场板在远离所述N型截止环一侧的部分区域直接位于所述多晶硅场板之上，在靠近所述N型截止环一侧向所述器件终端外缘方向伸出多晶硅场板。

可选地，上述N^--SiC外延层通过CVD生长N^--SiC外延层。

可选地，上述步骤二还包括：通过Al离子注入和N离子注入分别形成P^--SiC JTE区的注入区和N型场限环的注入区，在惰性气体氛围中激活退火后获得P^--SiC JTE区和N型场限环。

可选地，上述P^--SiC JTE区内的浅凹槽的深度小于P^--SiC JTE区的结深，数量大于等于2个。

可选地，上述P^--SiC JTE区内的浅凹槽呈等间距或不等间距分布。

可选地，上述第一钝化层通过热氧化和/或PECVD淀积在浅凹槽内。

可选地，上述步骤三还包括：通过热氧化和/或PECVD工艺在N^--SiC外延层上淀积第二钝化层，通过LPCVD和光刻工艺在部分P^--SiC JTE区及第二钝化层上形成多晶硅场板。