[发明专利]一种降低编程干扰的控制方法及装置

说明书

技术领域

本发明涉及闪存存储器领域，更具体地说，涉及一种降低编程干扰的控制方法及装置。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，需要通过控制电路对各存储单元进行控制，如图1所示，开关管阵列对应存储单元阵列，在三维存储器中，存储单元A、存储单元B、存储单元C以及存储单元D均位于相同的字线(图1中，存储单元与字线WL2相连)。在编程时序段，被选中的存储单元对应的字线会被通高电压，例如，需要选中存储单元A，那么，会将WL2上加载高电压，这时，为了让不被选中存储单元B、存储单元C以及存储单元D不被编程，需要将存储单元B、C、D进行抑制。

目前，是通过控制SSL以及GSL上的信号，对未被选中的存储单元，例如B、C、D，关断其对应串的SSL和GSL，这样这些串就会处于浮空状态，在栅端加上高压的时候，这些串对应的沟道会耦合出高压，从而减少沟道和栅端之间的电压差，最终实现对存储单元B、C、D的编程抑制，nand编程分为三个阶段，第一个阶段是预充电阶段，这个阶段是在漏极和SSL上预冲一个电压(一般是逻辑电路的正常工作电压)，减少沟道的电子的数目，从而提高沟道在浮空阶段的耦合电压，增强编程抑制效果，当然，增加这个预冲电压的电压值，是可以增强预充电的效果的，不过这样会增加了外围控制电路的负载，导致能耗较高，编程干扰较大。

发明内容

有鉴于此，本发明提供了一种降低编程干扰的控制方法及装置，降低了沟道能耗消耗，提高了沟道耦合电压，降低了编程干扰。

为实现上述目的，本发明提供如下技术方案：

一种降低编程干扰的控制方法，应用于存储器件，所述存储器件包括源极、漏极、顶栅和底栅，该控制方法包括：

在预充电阶段，在所述存储器件的漏极或顶栅上加载第一预设电压，在所述存储器件的源极或底栅上加载第二预设电压，以使所述存储器件中的沟道通过所述第一预设电压以及所述第二预设电压进行预充电。

可选的，还包括：

在沟道打开阶段，通过字线对所述存储器件通入第三预设电压；

在编程阶段，对选中的存储单元通第四预设电压，对未选中的存储单元通入所述第三预设电压。

可选的，所述第二预设电压与所述第一预设电压相同。

可选的，在预充电阶段，在所述存储器件的漏极以及顶栅上加载第一预设电压，在所述存储器件的源极、底栅以及衬底上均加载第二预设电压，以使所述存储器件中的沟道通过所述第一预设电压以及所述第二预设电压进行预充电。

可选的，所述第二预设电压与所述第一预设电压的差值为第一差值，所述第一差值不等于零。

一种降低编程干扰的控制装置，包括：

第一控制模块，用于在预充电阶段，在所述存储器件的漏极或顶栅上加载第一预设电压，在所述存储器件的源极或底栅上加载第二预设电压，以使所述存储器件中的沟道通过所述第一预设电压以及所述第二预设电压进行预充电。

可选的，还包括：

第二控制模块，用于在沟道打开阶段，通过字线对所述存储器件通入第三预设电压；

第三控制模块，用于在编程阶段，对选中的存储单元通第四预设电压，对未选中的存储单元通入所述第三预设电压。

可选的，所述第二预设电压与所述第一预设电压相同。

可选的，所述第一控制模块还用于：

在预充电阶段，在所述存储器件的漏极以及顶栅上加载第一预设电压，在所述存储器件的源极、底栅以及衬底上均加载第二预设电压，以使所述存储器件中的沟道通过所述第一预设电压以及所述第二预设电压进行预充电。

可选的，所述第二预设电压与所述第一预设电压的差值为第一差值，所述第一差值不等于零。

与现有技术相比，本发明所提供的技术方案具有以下优点：