[发明专利]一种3D NAND器件的形成方法

说明书

本发明提供一种3D NAND器件的形成方法，在沟道孔中形成氧化硅填充层时，至少在沟道孔底部的氧化硅填充层中掺杂P型离子，在后续的高温工艺中，氧化硅层中的P型离子扩散至外延层中，起到调节源线选择管的阈值电压的作用。该方法中，通过氧化硅填充层的P型掺杂离子的扩散，来实现外延层的掺杂，可以有效提高掺杂的均匀性，提高源线选择管的器件性能，同时，避免离子注入工艺，避免了离子注入带来的损伤，降低制造成本，提高器件性能。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND器件的形成方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器件。

在3D NAND存储器结构中，采用垂直堆叠多层存储单元的方式，实现堆叠式的3DNAND存储器件。参考图1，3D NAND存储器件包括：绝缘层1101和金属层1102交替层叠的堆叠层110，堆叠层110中的沟道孔，沟道孔中形成有外延层122以及外延层122之上的存储层，外延层122的外壁上形成有栅介质层124，存储层包括ONO(Oxide-Nitride-Oxide)的电荷捕获层1301和多晶硅的沟道层1302，沟道层1302间为氧化物的填充层1303。其中，每一沟道孔中形成一串存储单元，对于这一串存储单元，每一层金属层1102为控制栅，底部的外延层122用于形成这一串存储单元的源线选通管(SLS，Source Line Selector)，该源线选通管也被称为下选通管或底部选通管。

在现有的3D NAND存储器件的制造工艺中，首先，形成绝缘层和牺牲层交替层叠的堆叠层；接着，刻蚀堆叠层直至衬底表面，形成沟道孔；而后，通过选择性外延生长工艺，在沟道孔的底部形成外延层，该外延层用于形成源线选通管，形成外延层之后，要进行硼离子的注入，以进行源线选通管阈值电压的调节。

然而，在离子注入时，同从沟道孔向下面的外延层注入离子，沟道孔很深且孔径较小，稍微的偏移就会引起阈值电压的变化，同时，离子注入时也会对外延层表面具有一定损失，影响器件的性能。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND器件的形成方法，提高源线选择管掺杂的均匀性，提高源线选择管的器件性能。

为实现上述目的，本发明有如下技术方案：

一种3D NAND器件的形成方法，包括：

提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层中形成有沟道孔，沟道孔的底部形成有外延层，沟道孔侧壁上形成有电荷捕获层，所述电荷捕获层以及外延层上形成有沟道层；

在沟道孔中形成氧化硅填充层，至少沟道孔底部的氧化硅填充层中掺杂有P型离子；

进行高温工艺，使得氧化硅填充层中的P型离子扩散至外延层中。

可选地，氧化硅填充层中掺杂P型离子的方法包括：

采用化学气相沉积的方法形成氧化硅填充层的同时，通入含P型离子的掺杂气体，以使得氧化硅填充层中掺杂有P型离子。

可选地，形成氧化硅填充层的反应气体包括硅烷、氧化氮和氮气，通入的掺杂气体为乙硼烷。

可选地，所述P型离子为硼离子。

可选地，所述高温工艺的温度范围为700℃～800℃，高温工艺的时间范围为70-90min。

可选地，在沟道孔中形成氧化硅填充层之后，还包括：

去除堆叠层中的牺牲层；