[发明专利]一种3D NAND存储器存储单元结构及其制造方法

权利要求书

1.一种3D NAND存储器存储单元结构的制造方法，其特征在于，包括：

在衬底上形成具有阶梯形貌的氮化硅/氧化硅交替堆叠结构；

在所述氮化硅/氧化硅交替堆叠结构上形成沟道孔；所述沟道孔包括上下贯通的第一半径沟道孔和第二半径沟道孔，所述第一半径沟道孔位于所述第二半径沟道孔的下方，所述第二半径沟道孔贯穿至少一层氮化硅；所述第二半径大于所述第一半径；

在所述第一半径沟道孔的底部形成外延层；所述外延层的上表面超过位于堆叠结构最底层的氮化硅层的上表面；

在所述第一半径沟道孔和所述第二半径沟道孔内依次形成电荷阻挡层、电荷陷阱层以及电荷遂穿层以及多晶硅沟道；

沿沟道竖直方向向下刻蚀所述第一半径沟道孔和所述第二半径沟道孔内多晶硅以及电荷阻挡层、电荷陷阱层和电荷遂穿层，直至露出所述外延层；

沿所述第一半径沟道孔和所述第二半径沟道孔表面沉积多晶硅，所述多晶硅与外延层连通；

向所述第一半径沟道孔和所述第二半径沟道孔内填充氧化硅；

在所述第二半径沟道孔内形成氧化硅凹槽；所述氧化硅凹槽的底部为氧化硅，侧壁为多晶硅；

在所述氧化硅凹槽内填充多晶硅并形成漏极接触结构；

将所述第二半径沟道孔内的电荷陷阱层替换为氧化硅层；

将所述氮化硅/氧化硅交替堆叠结构中的氮化硅替换为金属介质，形成各层金属栅极。

2.根据权利要求1所述的制造方法，其特征在于，所述第二半径与所述第一半径的差值大于预设值，所述预设值为待形成的存储单元结构的电荷阻挡层、电荷陷阱层以及电荷遂穿层的厚度之和。

3.根据权利要求1所述的制造方法，其特征在于，所述在所述氮化硅/氧化硅交替堆叠结构上形成沟道孔，具体包括：

在所述氮化硅/氧化硅交替堆叠结构的上方形成硬掩模层，并在所述硬掩模层上形成半径为第一半径的刻蚀窗口；

根据所述第一半径的刻蚀窗口刻蚀所述氮化硅/氧化硅交替堆叠结构，形成第一半径沟道孔；

将所述硬掩模层上的刻蚀窗口的半径尺寸调整为第二半径，所述第二半径比所述第一半径至少大预设值；

根据所述第二半径的刻蚀窗口刻蚀所述氮化硅/氧化硅交替堆叠结构，形成第二半径沟道孔，直至所述第二半径沟道孔贯穿所述堆叠结构中的至少一层氮化硅层。

4.根据权利要求1所述的制造方法，其特征在于，所述将所述氮化硅/氧化硅交替堆叠结构中的氮化硅替换为金属介质，形成各层金属栅极，具体包括：

去除所述氮化硅/氧化硅交替堆叠结构中的氮化硅；

在所述氧化硅/氮化硅交替堆叠结构中的氮化硅层位置填充金属介质，形成各层金属栅极。

5.根据权利要求4所述的制造方法，其特征在于，所述去除所述氮化硅/氧化硅交替堆叠结构中的氮化硅之后，形成各层金属栅极之前，还包括：

在与所述氮化硅层接触的外延层侧表面上形成栅极绝缘层。

6.根据权利要求1所述的制造方法，其特征在于，所述将所述第二半径沟道孔内的电荷陷阱层替换为氧化硅层，具体包括：

采用湿法刻蚀方法去除所述第二半径沟道孔内的电荷陷阱层，以形成空白层；

在所述空白层内填充氧化硅。

7.一种3D NAND存储器存储单元结构，其特征在于，包括：

衬底；

形成于衬底之上的多层存储单元层和漏极选择管，所述漏极选择管位于所述多层存储单元层的上方，且所述漏极选择管为MOS管；

所述多层存储单元层和漏极选择管组成的结构为氧化硅/金属栅交替堆叠结构；

所述3DNAND存储器存储单元结构还包括：贯穿所述氧化硅/金属栅交替堆叠结构的沟道孔；

所述沟道孔包括上下贯通的第一半径沟道孔和第二半径沟道孔，所述第一半径沟道孔位于所述第二半径沟道孔的下方，所述第二半径沟道孔贯穿至少一层金属栅极；所述第二半径大于所述第一半径；

所述第一半径沟道孔内设置有多晶硅沟道、氧化硅层和漏极接触结构，所述第一半径沟道孔内的多晶硅沟道与所述第一半径沟道孔贯穿的金属栅之间的材料层为氧化硅层。