[发明专利]具有纳米线的半导体器件及制造其的方法

说明书

一种半导体器件可以包括衬底、第一纳米线、第二纳米线、第一栅极绝缘层、第二栅极绝缘层、第一金属层和第二金属层。第一栅极绝缘层可以沿着第一纳米线的周界。第二栅极绝缘层可以沿着第二纳米线的周界。第一金属层可以沿着第一纳米线的周界在第一栅极绝缘层的顶表面上。第一金属层可以具有第一晶粒尺寸。第二金属层可以沿着第二纳米线的周界在第二栅极绝缘层的顶表面上。第二金属层可以具有不同于第一晶粒尺寸的第二晶粒尺寸。

技术领域

在此公开的本发明构思的实施方式涉及半导体器件，更具体地，涉及具有多栅晶体管的半导体器件及制造其的方法。

背景技术

已经提出了作为用于增加半导体器件的密度的缩放技术之一的多栅晶体管，在多栅晶体管中，成鳍形状或纳米线形状的硅体形成在衬底上，然后栅极形成在硅体的表面上。

包括三维沟道的多栅晶体管可以允许改善的缩放。此外，电流控制能力能被增强而无需多栅晶体管的增加的栅长度。此外，可以有效地减少或抑制短沟道效应(SCE)，短沟道效应是沟道区的电位受漏电压影响的现象。

发明内容

本发明构思的一些实施方式可以提供具有改善的操作特性的半导体器件。

本发明构思的一些实施方式可以提供制造具有改善的操作特性的半导体器件的方法。

根据本发明构思的一些实施方式，提供了半导体器件。一种半导体器件可以包括衬底、第一纳米线、第二纳米线、第一栅极绝缘层、第二栅极绝缘层、第一金属层和第二金属层。衬底可以包括第一区域和第二区域。第一纳米线可以在第一方向上延伸并在第一区域中与衬底间隔开。第二纳米线可以在第二方向上延伸并在第二区域中与衬底间隔开。第一栅极绝缘层可以沿着第一纳米线的周界。第二栅极绝缘层可以沿着第二纳米线的周界。第一金属层可以沿着第一纳米线的周界在第一栅极绝缘层的顶表面上，并且可以具有第一晶粒尺寸。第二金属层可以沿着第二纳米线的周界形成在第二栅极绝缘层的顶表面上，并且可以具有不同于第一晶粒尺寸的第二晶粒尺寸。

根据本发明构思的一些实施方式，提供了半导体器件。一种半导体器件可以包括衬底、第一纳米线、第二纳米线、第一栅极绝缘层、第二栅极绝缘层、第一金属层、第一填充金属和第二填充金属。衬底可以包括第一区域和第二区域。第一纳米线可以在第一方向上延伸并在第五方向上与衬底间隔开。第二纳米线可以在第二方向上延伸并在第六方向上与衬底间隔开。第一栅极绝缘层可以沿着第一纳米线的周界。第二栅极绝缘层可以沿着第二纳米线的周界。第一金属层可以沿着第一纳米线的周界在第一栅极绝缘层的顶表面上并且具有第一晶粒尺寸。第一填充金属可以沿着第一纳米线的周界在第一金属层的顶表面上并在交叉第一方向的第三方向上延伸。第二填充金属可以沿着第二纳米线的周界在第二栅极绝缘层的顶表面上并且可以在交叉第二方向的第四方向上延伸。

根据本发明构思的一些实施方式，可以提供制造半导体器件的方法。一种制造半导体器件的方法可以包括：提供包括第一区域和第二区域的衬底；分别在第一区域和第二区域中形成第一纳米线和第二纳米线；形成沿着第一纳米线的第一栅极绝缘层和沿着第二纳米线的第二栅极绝缘层；形成覆盖第一区域并暴露第二区域的阻挡层；执行第二纳米线的表面处理；去除阻挡层；以及形成沿着第一纳米线的第一金属层和沿着第二纳米线的第二金属层。第一金属层的晶粒尺寸和第二金属层的晶粒尺寸彼此不同。

根据本发明构思的一些实施方式，提供了半导体器件。一种半导体器件可以包括衬底、第一晶体管和第二晶体管。第一晶体管可以在衬底上。第一晶体管可以包括第一纳米线沟道区、沿着第一纳米线沟道区的第一栅极以及在第一纳米线沟道区与第一栅极之间的第一栅极绝缘层。第一栅极可以包括沿着第一纳米线沟道区的第一金属层，并且第一金属层可以包括第一晶粒尺寸。第二晶体管可以在衬底上。第二晶体管可以包括第二纳米线沟道区、沿着第二纳米线沟道区的第二栅极以及在第二纳米线沟道区与第二栅极之间的第二栅极绝缘层。第二栅极可以包括沿着第二纳米线沟道区的第二金属层，并且第二金属层可以包括不同于第一晶粒尺寸的第二晶粒尺寸。

附图说明