[发明专利]具有纳米线的半导体器件及制造其的方法

权利要求书

1.一种半导体器件，包括：

衬底，其包括第一区域和第二区域；

第一纳米线，其在第一方向上延伸并在所述第一区域中与所述衬底间隔开；

第二纳米线，其在第二方向上延伸并在所述第二区域中与所述衬底间隔开；

第一栅电极，其在交叉所述第一方向的第三方向上延伸并围绕所述第一纳米线；

第二栅电极，其在交叉所述第二方向的第四方向上延伸并围绕所述第二纳米线；

在所述第一栅电极的侧壁上的第一源极/漏极；

在所述第二栅电极的侧壁上的第二源极/漏极；

在所述第一栅电极和所述第一源极/漏极之间的第一栅极间隔物，所述第一纳米线穿过所述第一栅极间隔物并连接到所述第一源极/漏极；

在所述第二栅电极和所述第二源极/漏极之间的第二栅极间隔物，所述第二纳米线穿过所述第二栅极间隔物并连接到所述第二源极/漏极；

第一栅极绝缘层，其在所述第一纳米线和所述第一栅电极之间以及所述第一栅电极和所述第一栅极间隔物之间延伸；

第二栅极绝缘层，其在所述第二纳米线和所述第二栅电极之间以及所述第二栅电极和所述第二栅极间隔物之间延伸；

第一金属层，其在所述第一栅极绝缘层和所述第一栅电极之间共形地延伸，所述第一金属层具有第一晶粒尺寸；以及

第二金属层，其在所述第二栅极绝缘层和所述第二栅电极之间共形地延伸，所述第二金属层具有小于所述第一晶粒尺寸的第二晶粒尺寸，

其中所述第一金属层和所述第二金属层包括相同的材料，并且所述第一金属层比所述第二金属层厚。

2.根据权利要求1所述的半导体器件，其中所述第一区域是NMOS区域，所述第二区域是PMOS区域。

3.根据权利要求2所述的半导体器件，其中所述第一金属层向所述第一纳米线施加拉伸应力，所述第二金属层向所述第二纳米线施加压缩应力。

4.根据权利要求1所述的半导体器件，还包括：

在所述第一区域中的第三纳米线，其在所述第一纳米线上、与所述第一纳米线平行地在所述第一方向上延伸并与所述第一纳米线间隔开，

其中所述第一栅电极进一步围绕所述第三纳米线，

其中所述第三纳米线穿过所述第一栅极间隔物并连接到所述第一源极/漏极，以及

其中所述第一栅极绝缘层进一步在所述第三纳米线和所述第一栅电极之间延伸。

5.根据权利要求1所述的半导体器件，还包括第一阻挡金属，其在所述第一栅极绝缘层与所述第一金属层之间。

6.根据权利要求1所述的半导体器件，其中所述衬底还包括第三区域，所述半导体器件还包括：

第三纳米线，其在第五方向上延伸并在所述第三区域中与所述衬底间隔开；

第三栅极绝缘层，其沿着所述第三纳米线的周界；以及

第三金属层，其沿着所述第三纳米线的所述周界在所述第三栅极绝缘层的顶表面上，所述第三金属层具有不同于所述第一晶粒尺寸和所述第二晶粒尺寸的第三晶粒尺寸。

7.根据权利要求1所述的半导体器件，其中所述衬底还包括第三区域，所述半导体器件还包括：

第三纳米线，其在第五方向上延伸并在所述第三区域中与所述衬底间隔开；

第三栅极绝缘层，其沿着所述第三纳米线的周界；以及

填充金属，其沿着所述第三纳米线的所述周界在所述第三栅极绝缘层的顶表面上并在交叉所述第五方向的第六方向上延伸。

8.根据权利要求7所述的半导体器件，其中所述填充金属与所述第三栅极绝缘层直接接触。

9.根据权利要求7所述的半导体器件，其中所述填充金属包括W、Co和/或Al。