[发明专利]一种形成多层复合膜的方法及三维存储器件

说明书

本发明提供的一种形成多层复合膜的方法以及三维存储器件，该方法包括在三维存储器芯片上依次沉积多层复合薄膜，并通过后续的退火和CMP工艺，得到表面平坦三维存储器芯片，其中该多层复合薄膜中各层薄膜所具有的应力系数不完全相同。利用具有不同应力系数组合搭配的多层复合薄膜替代现有的单一应力系数的单层薄膜，从而解决了单层单一应力系数的覆盖薄膜由于厚度增大而引起的缺陷增多、厚度不均、应力增大导致的表面开裂等诸多问题。

技术领域

本发明涉及半导体器件及其制造领域，尤其涉及一种三维闪存存储器件及其制造方法。

背景技术

随着市场需求对存储器容量的不断提高，传统的基于平面或二维结构的存储器在单位面积内可提供的存储单元数量已经接近极限，无法进一步满足市场对更大容量存储器的需求。就如同在一块有限的平面上建立的数间平房，这些平房整齐排列，但是随着需求量的不断增加，平房的数量不断井喷，可最终这块面积有限的平面只能容纳一定数量的平房而无法继续增加。特别的，平面结构的闪存(NAND)已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。

为了解决上述困难，业界提出了三维闪存(3D NAND)存储器的概念，其是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。利用新的技术使得颗粒能够进行立体式的堆叠，从而解决了由于晶圆物理极限而无法进一步扩大单晶片可用容量的限制，在同样体积大小的情况下，极大的提升了闪存颗粒单晶片的容量体积，进一步推动了存储颗粒总体容量的飙升。根据在垂直方向堆叠的颗粒层数不同，3D NAND颗粒又可以分为32层、48层甚至64层颗粒的不同产品。虽然，3D NAND技术能够在同等体积下，提供更多的存储空间，但是这项堆叠技术有着相当的操作难度，目前还面临诸多技术问题有待解决。

尤其是随着3D NAND层数的不断增加(例如，32层、48层甚至64层的3D NAND)，台阶高度也不断增加，如图1所示，当台阶区制程完成，台阶区的相比于外围电路区域会高出很多。如图2所示，为了在之后的制程里保证光刻能够顺利进行，需要引入介质层6，例如：二氧化硅，氮化硅，氮氧化硅之一或其任意组合。如图3所示，然后通过蚀刻和化学机械抛光(CMP)使得整片晶片的表面保持平整。但由于这层介质层6非常厚，所以对介质层6的制备工艺的要求以及介质层应力控制的方面都带来新的挑战。

如果介质层使用化学气相沉积(CVD)进行一次沉积，由于沉积过厚会导致以下问题：1)单次膜沉积会有产生大量缺陷的问题；2)单片晶片的厚度均匀性不好控制；3)介质层的厚度不断加厚，在应力方面带来非常严峻的考验，例如当NAND到达64层时，其厚度已经达到4μm，其应力会影响整个器件的稳定性；4)不同晶片之间的厚度的差异过大，对后续刻蚀条件的确定带来麻烦。为了解决以上问题，可以采用多次沉积形成多层膜的方式来解决，为了缓解应力问题，尽量选择高张力(high tensile)的介质层膜层,但是由于多层介质层均使用该膜层，会导致晶片表面开裂，如何在翘曲度满足要求的前提下，能够保证这层膜不会开裂，成为目前遇到的主要问题。

发明内容

本发明的目的是通过以下技术方案实现的。

一种形成多层复合膜的方法，其特征在于，包括以下步骤：

提供一基板，所述基板上至少包括核心三维存储器件区以及位于所述核心存储器件区周围的外围电路区，所述核心三维存储器件区包括位于所述基板上依次形成的多层存储器堆叠结构，所述堆叠结构在其至少一侧形成台阶结构，使得所述堆叠结构中的每一层都至少部分的暴露，所述堆叠结构的高度高于所述外围电路区的高度；