[发明专利]通道结构非均匀分布3D FPGA

说明书

本公开提供了一种通道结构非均匀分布3D FPGA，包括：多种3D开关盒单元，每种3D开关盒单元包括一个或多个3D开关盒，多种3D开关盒单元中的3D开关盒在3D FPGA XY平面非均匀分布。本公开通道结构非均匀分布的3D FPGA，其通道结构设置灵活，通过调整过硅通孔的密度、类型及分布，使得通道结构不均匀分布，从而调整不同区域的功耗及至温度；通过采用散热过硅通孔，起到有效平衡温度分布的作用，增强了3DFPGA的稳定性和可靠性。

技术领域

本公开涉及微电子技术领域，尤其涉及一种通道结构非均匀分布3D FPGA。

背景技术

随着工艺节点向前发展，互连线延时在集成电路总延时中的比重越来越大，功耗问题也随着长线上电容的增大而正比例增长，传统二维集成电路特征尺寸逼近物理极限，摩尔定律难以维持，超越摩尔定律悄然到来。3D集成电路作为超越摩尔定律时代的重要研究方向，吸引了极大的关注。由于3D集成电路将平面集成电路的长线转移为局部竖直方向的短线，具有延迟变小、功耗变小的特点。虽然3D集成电路有诸多好处，却也面临着散热困难、时钟网络设计复杂、过硅通孔尺寸占用面积较大等问题的制约。

FPGA中文名称为现场可编程门阵列，由于其高度并行性和可编程性，广泛应用于通信基站、航空航天、汽车电子、智能控制等领域。FPGA在硬件结构上包括可编程逻辑资源、可编程互连资源、可编程IO、嵌入式IP等模块。其中的可编程互连资源的优劣对FPGA的性能至关重要。可编程互连在硬件上主要由一定长度的通道线和实现通道之间跳转的开关盒组成，二者连同实现通道与逻辑资源连接的连接盒共同构成了FPGA的主要通道结构。

图1所示为一个由四层FPGA切片堆叠而成的3D FPGA。

现有的3D FPGA，其开关盒(switch box,SWB)分布主要包括以下两种情况：

(1)3D FPGA只包括一种类型的开关盒(switchbox,SWB)，如图2所示，多个3D开关盒均匀分布在FPGA平面的各行/列通道上。具体的，3D开关均匀分布在3D FPGA的每个物理平面上。每个3D开关盒具有相同的拓扑结构并且各个方向具有相同的开关个数，即为3D网格或环面。

(2)在网络中同时使用2D，3D开关盒，开关盒在每个平面的位置分布由下面条件决定：

a.将第一个3D开关盒放置在每一层的(X,Y,Z)处。

具体的，与之相邻的4个2D开关盒分别放在(X+r+1,Y,Z),(X-r-1,Y,Z),(X,Y+r+1,Z)和(X,Y-r-1,Z)处。其中，参数r表示2D开关盒在每个平面中的重复周期。于是在平面内的每个方向上，每r个3D开关盒插入一个2D开关盒，这种方案如图3所示。

b.将第一个2D开关盒放置在每一层的(X,Y,Z)处。

具体的，与之相邻的4个3D开关盒分别放在(X+r+1,Y,Z),(X-r-1,Y,Z),(X,Y+r+1,Z)和(X,Y-r-1,Z)处。其中，参数r表示3D开关盒在每个平面中的重复周期。于是在平面内的每个方向上，每r个2D开关盒插入一个3D开关盒，这种方案如图4所示。

上述两种情况均为开关盒均匀分布的3D FPGA。

图5为现有的包括四层CMOS电路的FPGA结构依靠过硅通孔导热的3D集成电路各层的温度分布图，每层的规模为FPGA总规模的1/4。通过统计每个模块的功耗值，得到了每层FPGA的发热量和总发热量，层与层之间依靠过硅通孔进行连接固定，外界环境温度为25度。结合图5和表1可以看出，每层的温度分布随着所在位置的不同而不同，最上层温度最高，最下层温度最低，且每一层从中心到四周温度逐渐增高。其中，FPGA结构材料设置如表3所示。分析其原因，不难发现，每层芯片随着距离散热装置的距离的不同而表现出不同的温度特性。而对于每层来说，由于四周分布的IO具有很大的功耗，故造成四周温度高于中心温度。

表1热分布统计结果