[发明专利]通道结构非均匀分布3D FPGA

权利要求书

1.一种通道结构非均匀分布3D FPGA，包括：

多种3D开关盒单元，每种3D开关盒单元包括一个或多个3D开关盒，所述多种3D开关盒单元中的3D开关盒在3D FPGA XY切片平面非均匀分布；

其中，所述3D FPGA包括：

第一3D开关盒单元，包括一个或多个第一3D开关盒，该第一3D开关盒在Z方向上包括第一密度的信号过硅通孔；以及

第二3D开关盒单元，包括一个或多个第二3D开关盒，该第二3D开关盒在Z方向上包括第二密度的信号过硅通孔；

其中，所述第一密度大于第二密度，所述第二3D开关盒在Z方向上包括多个散热过硅通孔，所述第一3D开关盒包括一个或多个散热过硅通孔，且所述第一3D开关盒所包括的散热过硅通孔的数量小于所述第二3D开关盒所包括的散热过硅通孔的数量，所述3D FPGA沿Z方向包括多个平面层，所述散热过硅通孔沿Z方向从所述多个平面层的最顶层跨越至最底层，所述信号过硅通孔根据通道长度的不同而跨越不同数目的平面层。

2.根据权利要求1所述的通道结构非均匀分布3D FPGA，其中，

所述非均匀分布为外围-中心组合分布，其中，所述第一3D开关盒单元的第一3D开关盒分布在所述3D FPGA XY平面中心区域，所述第二3D开关盒单元的第二3D开关盒分布在所述3D FPGA XY平面外围区域。

3.根据权利要求1所述的通道结构非均匀分布3D FPGA，其中，

所述非均匀分布为中心-外围组合分布，其中，所述第一3D开关盒单元的第一3D开关盒分布在所述3D FPGA XY平面的外围区域，所述第二3D开关盒单元的第二3D开关盒分布在所述3D FPGA XY平面中心区域。

4.根据权利要求1所述的通道结构非均匀分布3D FPGA，其中，

所述非均匀分布为交替分布，所述第一3D开关盒单元的第一3D开关盒与所述第二3D开关盒单元的第二3D开关盒在所述3D FPGA XY平面呈交替分布。

5.根据权利要求1所述的通道结构非均匀分布3D FPGA，还包括：

第三3D开关盒单元，包括一个或多个第三3D开关盒，该第三3D开关盒在Z方向上包括第三密度的信号过硅通孔；

所述第二密度大于第三密度，且所述第一3D开关盒、所述第二3D开关盒，及所述第三3D开关盒在所述3D FPGA XY平面呈交替分布。

6.根据权利要求1所述的通道结构非均匀分布3D FPGA，还包括：

2D开关盒单元，其包括一个或多个2D开关盒，所述2D开关盒与所述3D开关盒非均匀分布。