[发明专利]光刻胶图形化方法、半导体结构的制备方法及半导体设备

说明书

本发明提供一种光刻胶图形化方法、半导体结构的制备方法及半导体设备，光刻胶图形化方法包括如下步骤：1）提供一晶圆衬底，晶圆衬底的表面包括多个芯片区域及位于芯片区域外围的边缘区域；2）于晶圆衬底的上表面形成光刻胶层，光刻胶层包括位于晶圆衬底的芯片区域上的第一部位及位于晶圆衬底的晶圆边缘区域上的第二部位；3）于光刻胶层的第二部位的上表面形成环形阻挡层；4）进行全晶圆曝光，以将光刻胶层的第一部位进行图形化处理。本发明的光刻胶图形化方法可以使得位于晶圆衬底边缘区域的光刻胶层不会被图形化，在后续工艺中，可以有效避免在晶圆衬底的边缘区域产生缺陷。

技术领域

本发明属于半导体制造技术领域，特别是涉及一种光刻胶图形化方法、半导体结构的制备方法及半导体设备。

背景技术

随着半导体工艺的发展，半导体器件及其各部分的尺寸越来越小。在制备一些尺寸较小的器件结构时，现有的光刻工艺已无法满足要求。譬如，在晶圆衬底内形成沟槽时，现有的工艺一般为：首先，在晶圆衬底的上表面形成硬掩膜层；其次，在所述硬掩膜层的上表面形成光刻胶层，并采用光刻工艺将所述光刻胶层图形化；然后，依据图形化后的所述光刻胶层刻蚀所述硬掩膜层以将所述硬掩膜层图形；最后，依据图形化后的硬掩膜层刻蚀所述晶圆衬底，以在所述晶圆衬底内形成沟槽；但当需要形成的沟槽宽度缩小到一定尺寸(譬如20nm左右)，采用上述工艺已无法实现，即采用上述工艺无法直接得到宽度很小的沟槽。

现有的一种改进工艺为：在依据图形化后的所述光刻胶层刻蚀所述硬掩膜层以将所述硬掩膜层图形之后，先在图形化后的所述硬掩膜层顶部、侧壁及裸露的所述晶圆衬底上表面形成刻蚀阻挡薄膜层，再通过刻蚀工艺去除位于所述硬掩膜层顶部及位于裸露的所述晶圆衬底上表面的硬掩膜层，最后依据保留的刻蚀阻挡薄膜层刻蚀所述晶圆衬底，以在所述晶圆衬底内形成所需尺寸的沟槽。然而，该工艺仍存在如下问题：由于晶圆衬底本身边缘的厚度小于芯片区域的厚度，这就使得在晶圆衬底的上表面形成硬掩膜层之后，位于晶圆衬底芯片区域的硬掩膜层的上表面为水平面，但位于晶圆衬底边缘区域的硬掩膜层的上表面由于晶圆衬底形状的原因为倾斜面，这就使得后续形成于晶圆衬底边缘区域的图形化后的光刻胶高低不平，使得后续在该区域形成的刻蚀阻挡薄膜层发生变形，进而在所述晶圆衬底边缘产生缺陷，影响后续形成的沟槽的质量及产品的良率。

为了避免在晶圆衬底的边缘产生缺陷，现有的一种改进工艺为在所述硬掩膜层的上表面形成所述光刻胶层之后，先采用EBR(边缘光刻胶去除)及WEE(晶圆边缘曝光)去除所述晶圆衬底边缘区域的光刻胶层，然后再将剩余的所述光刻胶层进行图形化；但由于位于所述晶圆衬底边缘的光刻胶层被去除，在依据图形化的光刻胶层刻蚀所述硬掩膜层时，位于所述晶圆衬底边缘区域的所述硬掩膜层会被完全去除，甚至会造成对所述晶圆衬底的损伤。另一种改进工艺为在对所述光刻胶层进行曝光时，使用掩膜板等将晶圆衬底的边缘区域遮挡住以防止位于所述晶圆衬底边缘区域的光刻胶层曝光；但由于对光刻胶层进行曝光时一般为将晶圆区域划分为若干个曝光区域，并逐一对各个曝光区域进行曝光，采用上述工艺时会需要多次对所述晶圆衬底边缘区域进行遮挡的操作，这使得操作过程比较繁琐，大大降低了生产效率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光刻胶图形化方法、半导体结构的制备方法及半导体设备，用于解决现有技术中由于晶圆衬底的边缘区域为非平坦的表面而在光刻工艺后导致的容易在晶圆衬底边缘区域造成缺陷的问题，以及采用避免在晶圆衬底边缘区域造成缺陷的工艺存在的容易对晶圆衬底造成损失及生产效率较低等问题。

为实现上述目的及其它相关目的，本发明提供一种光刻胶图形化方法，所述光刻胶图形化方法包括如下步骤：

1)提供一晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域；

2)于所述晶圆衬底的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；