[发明专利]光刻胶图形化方法、半导体结构的制备方法及半导体设备有效

专利信息
申请号: 201710750333.X 申请日: 2017-08-28
公开(公告)号: CN107367910B 公开(公告)日: 2018-09-28
发明(设计)人: 不公告发明人 申请(专利权)人: 睿力集成电路有限公司
主分类号: G03F7/38 分类号: G03F7/38;H01L21/033
代理公司: 上海光华专利事务所(普通合伙) 31219 代理人: 余明伟
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 光刻 图形 方法 半导体 结构 制备 半导体设备
【权利要求书】:

1.一种半导体结构的制备方法,其特征在于,所述半导体结构的制备方法包括如下步骤:

1)提供晶圆衬底,所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域;

2)于所述晶圆衬底的上表面形成硬掩膜层;

3)于所述硬掩膜层的上表面形成光刻胶层,所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位;

4)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层,所述环形阻挡层的开孔显露所述光刻胶层的所述第一部位;

5)进行全晶圆曝光,以将所述光刻胶层的所述第一部位进行图形化处理,并在所述环形阻挡层的阻挡下,所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置;

6)依据图形化后的光刻胶层刻蚀所述硬掩膜层,以形成图形化硬掩膜层,其中,所述图形化硬掩膜层具有位在所述芯片区域上且暴露出所述晶圆衬底上表面的通孔或沟槽以及位在所述晶圆边缘区域上的晶圆周边保护环;

7)去除所述光刻胶层及所述环形阻挡层;

8)于所述图形化硬掩膜层的上表面、图形侧壁及位于所述通孔或沟槽底部的所述晶圆衬底表面形成刻蚀阻挡薄膜层;

9)去除位于所述图形化硬掩膜层的上表面及位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层,并去除所述图形化硬掩膜层,保留步骤8)中位于所述图形化硬掩膜层的所述图形侧壁的所述刻蚀阻挡薄膜层。

2.根据权利要求1所述的半导体结构的制备方法,其特征在于,步骤3)包括如下步骤:

3-1)采用涂覆工艺于所述硬掩膜层的上表面涂覆光刻胶层;

3-2)将涂覆的所述光刻胶层进行烘烤以使其固化;

并且,步骤4)中,所述环形阻挡层的宽度为0.5mm~5mm。

3.根据权利要求1所述的半导体结构的制备方法,其特征在于,步骤4)中,形成的所述环形阻挡层包括紫外光阻挡层、深紫外光阻挡层、电子束阻挡层、离子束阻挡层或X射线阻挡层。

4.根据权利要求1所述的半导体结构的制备方法,其特征在于,步骤5)包括如下步骤:

5-1)将形成有所述光刻胶层及所述环形阻挡层的所述晶圆衬底置于曝光设备中进行曝光处理,以将所述光刻胶层的所述第一部位曝光;

5-2)将曝光后的所述光刻胶层的所述第一部位进行显影。

5.根据权利要求1至4中任一项所述的半导体结构的制备方法,其特征在于,步骤9)之后,还包括依据保留的所述刻蚀阻挡薄膜层刻蚀所述晶圆衬底,以在所述晶圆衬底内形成沟槽的步骤。

6.根据权利要求5所述的半导体结构的制备方法,其特征在于,保留的相邻所述刻蚀阻挡薄膜层之间的间隙小于30nm。

7.根据权利要求1至4中任一项所述的半导体结构的制备方法,其特征在于,在步骤8)中形成的所述刻蚀阻挡薄膜层覆盖所述图形化硬掩膜层的所述晶圆周边保护环;并在步骤9)中所述晶圆周边保护环同时被移除。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710750333.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top