[发明专利]半导体封装结构

说明书

本发明实施例公开了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的IC(集成电路)晶粒与内存晶粒，其中该IC晶粒具有RF(射频)电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该IC晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该RF电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存I/O(输入/输出)电路径具有偏移。本发明实施例，能够保证或维持RF电路的性能。

技术领域

本发明涉及半导体封装技术，尤其涉及一种半导体封装结构。

背景技术

近年来，随着电子产品越来越多功能以及尺寸变小，业界期待半导体装置的制造者能将更多的元件形成于单个半导体封装内，使得使用这些元件的电子产品能够在成本、尺寸、性能和产品设计灵活性等方面提供各种优势。

作为对这种期待的响应，发展了堆叠式晶粒(stacked-die)封装技术。堆叠式晶粒封装技术使得两个或更多的具有不同功能的晶粒能够彼此安装在一起，即堆叠。堆叠式晶粒封装技术允许在电子产品中具有更高的元件密度，该电子产品诸如为移动电话、个人数字助理(Personal Digital Assistant，PDA)，以及数码相机。

这些电子产品另外提供无线通信功能。为了实现无线通信功能，一般需要通信模块，例如具有RF(Radio Frequency，射频)装置的IC(Integrated Circuit，集成电路)封装。

但是，在利用堆叠式晶粒封装技术来制造半导体封装的同时，可能会出现一些问题。例如，由于半导体内存晶粒通过堆叠式晶粒封装技术来整合于具有RF功能的半导体封装内，因此RF特性劣化(如灵敏度衰减)可能更容易出现，这是由于半导体内存晶粒与敏感的RF元件(如RF发射器(TX)，RF接收器(RX)，RF合成器(SX)、RF平衡不平衡转换器(balun)或RF电感器)之间的不期望的信号耦合，半导体内存晶粒与半导体封装的不同部分中的RF布线(routing)之间的不期望的信号耦合，或者半导体内存晶粒与另一晶粒(如SOC(system-on-chip，单芯片系统))中的RF布线(routing)之间的不期望的信号耦合。其中，上述的问题会导致RF性能衰减。

如此，业界期待一种创新的半导体封装结构。

发明内容

有鉴于此，本发明实施例提供了一种半导体封装结构。

本发明实施例提供了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的IC晶粒与内存晶粒，其中该IC晶粒具有射频电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该IC晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该RF电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存I/O电路径具有偏移。

其中，该IC晶粒设置在该内存晶粒之上或者该内存晶粒设置在该IC晶粒之上。

其中，进一步包括：间隔物，插入在该IC晶粒与该内存晶粒之间。

其中，该间隔物为虚设晶粒。

其中，该间隔物包括：重分布层结构，耦合在该IC晶粒与该内存晶粒之间。

其中，当该IC晶粒设置在该内存晶粒之上时，该间隔物或者该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区的下方。

其中，当该IC晶粒设置在该内存晶粒之上时，该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区的下方。