[发明专利]半导体装置及其制造方法

说明书

本公开涉及一种半导体装置及其制造方法。本发明的实施方式提供一种能得到选择晶体管的稳定的特性的半导体装置及其制造方法。实施方式的半导体装置具备基底层、层叠体、半导体主体以及电荷蓄积部。所述层叠体设置于所述基底层上。所述层叠体具有：隔着空隙而层叠的多个电极层、在所述多个电极层的层叠方向上层叠的多个选择栅层以及设置于在所述层叠方向上相邻的选择栅层之间的绝缘层。所述半导体主体在所述层叠体内在所述层叠方向上延伸。所述电荷蓄积部设置于所述半导体主体与所述电极层之间。

本申请享有以日本专利申请2017－58026号(申请日：2017年3月23日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及半导体装置及其制造方法。

背景技术

提出了在三维存储器设备中使在层叠方向上相邻的电极层之前成为空隙的构造。

发明内容

实施方式提供一种能够得到选择晶体管的稳定的特性的半导体装置及其制造方法。

实施方式的半导体装置具备基底层、层叠体、半导体主体以及电荷蓄积部。所述层叠体设置在所述基底层上。所述层叠体具有：隔着空隙而层叠的多个电极层、在所述多个电极层的层叠方向上层叠的多个选择栅层以及设置于在所述层叠方向上相邻的选择栅层之间的绝缘层。所述半导体主体在所述层叠体内在所述层叠方向上延伸。所述电荷蓄积部设置于所述半导体主体与所述电极层之间。

附图说明

图1是实施方式的半导体装置的示意立体图。

图2是实施方式的半导体装置的示意截面图。

图3的(a)是图2中的A部的放大图，(b)是图2中的B部的放大图。

图4～图13是表示实施方式的半导体装置的制造方法的示意截面图。

图14是实施方式的半导体装置的示意截面图。

图15是实施方式的半导体装置的示意截面图。

图16～图31的(b)是表示实施方式的半导体装置的制造方法的示意截面图。

图32是实施方式的半导体装置的示意截面图。

图33是实施方式的半导体装置的示意截面图。

图34是实施方式的半导体装置的示意截面图。

图35是示出图4～图13所示的各要素材料的组合例的图。

附图标记说明

10…基板；20…半导体主体；30…存储器膜；44…密封膜；45…空隙；61…被覆膜(cover film)；62…侧壁膜；63…盖膜(cap film)；64…绝缘膜；66…被覆膜；70…导电层；72…绝缘层；SGD…漏侧选择栅；SGS…源侧选择栅；WL…电极层；DWL…虚拟电极层；SL…源层

具体实施方式

以下，参照附图对实施方式进行说明。此外，在各图中对相同的要素标注了相同的附图标记。

在实施方式中，作为半导体装置，例如对具有三维构造的存储器单元阵列的半导体存储装置进行说明。

图1是实施方式的存储器单元阵列的示意立体图。

图2是实施方式的存储器单元阵列的示意截面图。

在图1中，将相对于基板10的主面平行且相互正交的2个方向设为X方向和Y方向，将相对于该X方向和Y方向双方正交的方向设为Z方向(层叠方向)。图2的Y方向以及Z方向，分别与图1的Y方向以及Z方向对应。