[发明专利]半导体封装装置及制造半导体封装装置的方法有效
申请号: | 201710740207.6 | 申请日: | 2017-08-25 |
公开(公告)号: | CN107799481B | 公开(公告)日: | 2021-03-16 |
发明(设计)人: | 方绪南;庄淳钧 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/525;H01L23/528 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 萧辅宽 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 装置 制造 方法 | ||
半导体封装装置包括电路层、安置于所述电路层上的电子组件、封装元件及第一包封物。所述封装元件安置于所述电路层上。所述封装元件包含电连接到所述电路层的至少两个电触点。所述第一包封物安置于所述电路层上。所述第一包封物包封所述电子组件及所述封装元件并且暴露所述封装元件的所述电触点。
本申请案主张2016年8月31日提交的第62/382,032号美国临时申请案的权益和优先权,所述申请案的内容以全文引用的方式并入本文中。
技术领域
本公开大体上涉及一种半导体封装装置及一种制造半导体封装装置的方法。本公开涉及一种包含扇出结构的半导体封装装置及一种制造半导体封装装置的方法。
背景技术
比较扇出技术可包含面向上技术或面向下技术。在面向上技术中,多个电子组件(包含有源组件及无源组件)安置于载体上并且暴露电连接垫/端子/触点/电极。再分布层(RDL)形成于电子组件上并且电连接到电子组件的所暴露电连接垫/端子/触点/电极。然而,由于电子组件的厚度或高度的变化,电子组件的电连接垫/端子/触点/电极不位于基本上同一高度处,这将不利地影响RDL的形成。
发明内容
在一个方面中,根据一些实施例,半导体封装装置包括电路层、安置于所述电路层上的电子组件、封装元件及第一包封物。封装元件安置于电路层上。封装元件包含电连接到电路层的至少两个电触点。第一包封物安置于电路层上。第一包封物包封电子组件及封装元件并且暴露所述封装元件的电触点。
在另一方面中,根据一些实施例,半导体封装装置包括电路层、安置于所述电路层上的第一电子组件、封装元件及第二包封物。封装元件安置于电路层上。封装元件包含第二电子组件及包封所述第二电子组件的第一包封物。第二包封物安置于电路层上并且包封第一电子组件及封装元件。邻近于或基本上处于第一包封物与第二包封物之间的边界的第一包封物的填料具有平面表面。边界基本上垂直于电路层的表面。
在又一方面中,根据一些实施例,制造半导体封装装置的方法包括(a)提供第一载体;(b)将电子组件及封装元件放置于所述第一载体上,所述电子组件包含电触点并且所述封装元件包含电极;(c)形成第一包封物以覆盖所述电子组件及所述封装元件并且暴露所述电触点及所述电极;及(d)将电路层形成于所述第一包封物上并且电连接到所述电触点及所述电极。
附图说明
当结合附图阅读时,从以下详细描述最好地理解本公开的各方面。应注意,各种特征可能未按比例绘制,且附图中所描绘特征的尺寸可能出于论述的清楚起见而任意增大或减小。
图1A说明根据本公开的一些实施例的半导体封装装置的截面图。
图1B说明根据本公开的一些实施例的封装元件的截面图。
图1C说明根据本公开的一些实施例的封装元件的截面图。
图1D说明根据本公开的一些实施例的封装元件的截面图。
图1E说明根据本公开的一些实施例的封装元件的放大图。
图2A、图2B、图2C及图2D说明根据本公开的一些实施例的制造封装元件的方法。
图3A及图3B说明根据本公开的一些实施例的封装元件的放大图。
图4A、图4B、图4C、图4D及图4E说明根据本公开的一些实施例的制造半导体封装装置的方法。
在整个图式及具体实施方式中使用共同参考数字来指示相同或类似元件。根据以下结合附图作出的详细描述将容易地理解本公开。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710740207.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体封装结构及制造其之方法
- 下一篇:半导体封装结构及制造其之方法