[发明专利]制造三维存储器的后栅工艺

说明书

技术领域

本发明涉及半导体的制造工艺领域，特别涉及一种制造三维存储器的后栅工艺。

背景技术

随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，三维存储器的技术研发是国际研发的主流之一。

后栅工艺是形成三维结构存储器的结构的主要技术，其先利用氮化硅作为假栅，将假栅之间用氧化硅来隔离，在形成沟道孔之后，再进行栅条刻蚀，然后去除假栅，填充金属钨栅，再采用刻蚀的方法将金属栅分离。完成金属栅分离后，再进行侧墙二氧化硅沉积、刻蚀，然后再进行金属钨墙的沉积(ACS，Array Common Source，阵列共源极)，之后形成金属接触。

我们发现在现有的工艺中，金属栅容易在其形成后续的侧墙二氧化硅沉积过程中发生氧化，生成须状金属(whisker)，如图1所示，这种须状金属非常容易穿透侧墙二氧化硅，导致金属栅和金属钨墙之间的漏电，从而造成产品失效。

发明内容

本发明的目的是为解决以上问题的至少一个，本发明提供一种制造三维存储器的后栅工艺。

一种制造三维存储器的后栅工艺，包括：

提供衬底，在衬底的上表面交替堆叠两种沉积物，形成自下而上交替设有绝缘层和牺牲层的交替层，该交替层包括若干绝缘层和若干牺牲层，且绝缘层始终为最其上层。

对交替层进行深孔刻蚀，形成成排设置的沟道孔，沟道孔贯穿交替层。

填充沟道孔，形成沟道孔结构。

在交替层内相邻的两排沟道孔结构之间刻蚀，形成沟槽。

移除牺牲层，以在相邻的两层绝缘层之间形成金属栅沉积空间。

在金属栅沉积空间沉积一层或多层隔离层。

在隔离层的表面，沉积金属钨以填充金属栅沉积空间，形成金属层。

回刻金属层，去除靠近沟槽的部分金属层，以暴露隔离层的部分表面，剩余的部分金属层为金属栅。

沉积氮化钛，形成氮化钛薄膜，使氮化钛薄膜覆盖沟槽侧壁、隔离层和金属栅的表面。

刻蚀氮化钛薄膜，以去除覆盖在沟槽侧壁的氮化钛薄膜。

沉积二氧化硅，以形成覆盖沟槽侧壁和氮化钛薄膜表面的二氧化硅侧墙；

沉积钨形成钨墙，以填满沟槽。

其中，沉积氮化钛并形成氮化钛薄膜的步骤中，形成的氮化钛薄膜的厚度位于0.1～10nm之间。

其中，对氮化钛薄膜刻蚀的步骤中，采用非等向等离子干法刻蚀，去除沟槽侧壁的氮化钛薄膜。

其中，在提供衬底步骤中，形成牺牲层的沉积物为氮化硅，形成绝缘层的沉积物为氧化硅，单层牺牲层和绝缘层的厚度均为10～80nm。

其中，交替层的总的厚度为大于1um。

其中，隔离层为两层，包括由氧化铝形成的第一隔离层和由氮化钛形成的第二隔离层，其中第二隔离层的厚度为1～10nm。

其中，在移除牺牲层之后、形成一层或多层隔离层步骤之前，还包括对沟槽进行磷酸漂洗的步骤：磷酸的温度为100～200℃之间，漂洗时间为10～100min。

其中，沟道孔结构包括遂穿层、存储层、阻挡层和多晶硅层。

其中，沉积氮化钛的步骤中，沉积氮化钛的方法为ALD法或CVD法。

本发明具有以下有益效果：

本发明通过在金属栅形成之后，在金属栅的表面沉积一层氮化钛薄膜，有效地抑制了金属栅在后续工艺中的氧化，从而改善了金属栅和金属钨墙之间的漏电现象，提升了产品的良率。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了根据本发明实施方式的普通的后栅工艺制程的三维存储器的TEM截面图；

图2示出了根据本发明实施方式的制造三维储存器的后栅工艺的流程图；

图3a～图3g示出了本发明实施方式的制造三维储存器的后栅工艺的结构流程图；

图中，1.衬底，2.交替层，210绝缘层，220牺牲层，230沟道孔，240沟槽，2101上方绝缘层的下表面，2102下方绝缘层的上表面，2210第一隔离层，2220第二隔离层，2230金属层，2410氮化钛薄膜，2420二氧化硅侧墙，2430钨墙。

具体实施方式