[发明专利]制造三维存储器的后栅工艺在审
| 申请号: | 201710729964.3 | 申请日: | 2017-08-23 |
| 公开(公告)号: | CN107706185A | 公开(公告)日: | 2018-02-16 |
| 发明(设计)人: | 徐强;夏志良;霍宗亮 | 申请(专利权)人: | 长江存储科技有限责任公司 |
| 主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L27/11551;H01L27/11568;H01L27/11578 |
| 代理公司: | 北京辰权知识产权代理有限公司11619 | 代理人: | 佟林松 |
| 地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 制造 三维 存储器 工艺 | ||
1.制造三维存储器的后栅工艺,其特征在于,包括:
提供衬底,在衬底的上表面交替堆叠两种沉积物,形成自下而上交替设有绝缘层和牺牲层的交替层,所述交替层包括若干绝缘层和若干牺牲层,且绝缘层始终为其最上层;
对交替层进行深孔刻蚀,形成成排设置的沟道孔,所述沟道孔贯穿所述交替层;
填充沟道孔,形成沟道孔结构;
在交替层内相邻的两排沟道孔结构之间刻蚀,形成沟槽;
移除牺牲层,以在相邻两层绝缘层之间形成金属栅沉积空间;
在所述金属栅沉积空间形成一层或多层隔离层;
在所述隔离层的表面,沉积金属钨以填充所述金属栅沉积空间,形成金属层;
回刻金属层,去除靠近沟槽的部分金属层,以暴露所述隔离层的部分表面,剩余的部分金属层为金属栅;
沉积氮化钛,形成氮化钛薄膜,使氮化钛薄膜覆盖沟槽侧壁、隔离层和金属栅的表面;
对氮化钛薄膜刻蚀,以去除覆盖在所述沟槽侧壁的氮化钛薄膜;
沉积二氧化硅,以形成覆盖所述沟槽侧壁、氮化钛薄膜表面的二氧化硅侧墙;
沉积钨形成钨墙,以填满所述沟槽。
2.如权利要求1所述的后栅工艺,其特征在于,
沉积氮化钛形成氮化钛薄膜的步骤中,形成的氮化钛薄膜的厚度位于0.1~10nm之间。
3.如权利要求1所述的后栅工艺,其特征在于,
对氮化钛薄膜刻蚀的步骤中,采用非等向等离子干法刻蚀,去除沟槽侧壁的氮化钛薄膜。
4.如权利要求1所述的后栅工艺,其特征在于,
在提供衬底步骤中,形成牺牲层的沉积物为氮化硅,形成绝缘层的沉积物为氧化硅,所述牺牲层和所述绝缘层的厚度均为10~80nm。
5.如权利要求1所述的后栅工艺,其特征在于,
所述交替层的总的厚度为大于1um。
6.如权利要求1所述的后栅工艺,其特征在于,
所述隔离层为两层,包括由氧化铝形成的第一隔离层和由氮化钛形成的第二隔离层,其中第二隔离层的厚度为1~10nm。
7.如权利要求1所述的后栅工艺,其特征在于,在移除牺牲层步骤之后、在形成一层或多层隔离层步骤之前,还包括对沟槽进行磷酸漂洗的步骤:
其中,磷酸的温度为100~200℃之间,漂洗时间为10~100min。
8.如权利要求1所述的后栅工艺,其特征在于,
沟道孔结构包括遂穿层、存储层、阻挡层和多晶硅层。
9.如权利要求1所述的后栅工艺,其特征在于,
沉积氮化钛的步骤中,沉积氮化钛的方法为ALD法或CVD法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710729964.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种可变形电子显示屏的旋转装置
- 下一篇:显示屏的显示控制方法及系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





