[发明专利]用于半导体工艺模块的边环或工艺配件

说明书

技术领域

本发明的实施方式一般涉及用于蚀刻或其他等离子体处理腔室的环和环组件。

背景技术

在半导体处理腔室中，基板经历各种工艺诸如沉积、蚀刻和退火。在一些工艺期间，基板放置在基板支撑件诸如静电卡盘(ESC)上用于进行处理。在蚀刻工艺中，可围绕基板放置环以防止侵蚀基板支撑件的未被所述基板覆盖的区域。环聚集等离子体并且将基板定位在合适位置。

环通常由石英或硅基材料制成并且由于它们暴露于蚀刻气体和/或流体而在蚀刻工艺中高度消耗。环在晶片处理期间由等离子体蚀刻并且最终开始侵蚀。从环移除充足的材料而改变沿基板边缘的处理等离子体分布之后，环的侵蚀导致工艺漂移。工艺漂移最后导致基板上的缺陷。通常对受到显著侵蚀的环进行替换以确保工艺均匀性并且防止制造缺陷影响处理产量。然而，环的替换需要关闭制造工艺设备，这样是昂贵的。在生成缺陷并显著减少环的使用寿命之前停止制造工艺以替换环与降低制造产量之间存在折衷。

因此，本领域中存有监测制造工艺并扩充产量的需要。

发明内容

本发明一般地阐述对用于蚀刻或其他等离子体处理腔室中的环组件的侵蚀进行检测的方法和设备。在一个实施方式中，一种方法通过以下步骤开始：在等离子体处理腔室中利用等离子体进行处理之前，获得指示设置在等离子体处理腔室中的基板支撑件上的环组件的磨损的度量。利用传感器监测环组件的度量。确定度量是否超过阈值并且响应于度量超过阈值而生成信号。

附图说明

以上简要概述的本发明的上述详述特征可以被详细理解的方式、以及本发明的更特定描述，可以通过参照实施方式获得，实施方式中的一些实施方式绘示于附图中。然而，应当注意，附图仅示出了本发明的典型实施方式，因而不应视为对本发明的范围的限制，并且本发明可允许其他等同有效实施方式。

图1是具有设置在工艺腔室中的环组件的示例性基板支撑件的示意横截面图。

图2A至图2C是根据本发明的第一实施方式的图1的处理腔室在环组件的区域中的一部分的平面图。

图3A至图3C是根据本发明的第二实施方式的图1的处理腔室在环组件的区域中的一部分的平面图。

图4A至图4B是根据本发明的第三实施方式的图1的处理腔室在环组件的区域中的一部分的平面图。

图5A至图5C是根据本发明的第四实施方式的图1的处理腔室在环组件的区域中的一部分的平面图。

图6A至图6C是根据本发明的第五实施方式的图1的处理腔室在环组件的区域中的一部分的平面图。

为了便于理解，已尽可能地使用相同附图标号标示附图中共通的相同元件。考虑到，一个实施方式的元件和特征在没有进一步地描述下可有益地并入其他实施方式中。

具体实施方式

在用于半导体制造的处理腔室中，边环用作围绕晶片/基板的工艺配件的部分。基板位于通常具有阶梯特征的基座或静电卡盘的顶部上，用于安装边环。边环用于控制在处理腔室中的基板上的工艺执行。监测边环的降解或侵蚀允许在处理性能偏移超出规定前替换边环。凭经验地确定监测边环侵蚀的当前方法。下文所公开的实施方式提供边环随时间(RF小时)侵蚀的主动或原位监测以限制或防止工艺漂移超过允许阈值。这允许了半导体制造商准确实施调度的预防性维护并且优化腔室中的工艺配件的寿命而不牺牲性能。

图1是具有设置在处理腔室100中的盖环104的示例性基板支撑件115的示意横截面图。尽管本文未详细地论述，但是基板支撑件115通常设置在等离子体处理腔室中，诸如蚀刻腔室中。处理腔室100可单独地使用或作为集成半导体基板处理系统或组合工具的处理模块。处理腔室100可具有耦接至接地129的主体128。

处理腔室100的主体128可以具有侧壁103、盖子184和底表面109。侧壁103、盖子184和底表面109界定内部容积116。处理腔室100的内部容积116是通过节流阀(未示出)耦接至真空泵134的高真空容器。在操作中，基板放置在基板支撑件115上并且腔室内部被降压至接近真空环境。

喷头120设置在邻近盖子184处并且在内部容积116内。一或多种气体从气体面板160经由喷头120引入处理腔室100的内部容积116中。喷头120可通过匹配网络124耦接至RF功率源132。来自喷头120的气体可以在内部容积116中通过将电力从RF功率源132施加至喷头120而激发成等离子体118。等离子体可用于在处理期间蚀刻基板144中的特征并且随后通过真空泵134而泵送出处理腔室100。