[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，该半导体结构包括：半导体衬底；在半导体衬底上的多个半导体鳍片，该多个半导体鳍片包括：间隔开的第一半导体鳍片和第二半导体鳍片；在每个半导体鳍片周围的沟槽和填充沟槽的沟槽绝缘物层，该沟槽绝缘物层的上表面与该半导体鳍片的上表面基本齐平；对第一半导体鳍片执行第一抗穿通掺杂以形成第一抗穿通区域；然后去除该第二半导体鳍片的一部分以形成凹陷；以及在该凹陷中且在第二半导体鳍片的剩余部分上形成具有第二抗穿通区域的外延层。本发明可以降低由于扩散可能造成的第一抗穿通掺杂的掺杂物对第二半导体鳍片掺杂的可能性，提高器件性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(the short channel effect，简称为SCE)成为一个关键问题。FinFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的尺寸。

目前，为了防止FinFET器件的源极和漏极穿通，需要对半导体鳍片进行抗穿通注入(the anti-punch through implantation，该抗穿通注入也可以称为沟道停止注入)，以在半导体鳍片中形成抗穿通区域。该抗穿通注入工艺对FinFET器件非常重要，其能够影响FinFET器件的性能。

图1是示意性地示出现有技术中在半导体鳍片中形成抗穿通区域的过程中一个阶段的结构的横截面图。如图1所示，该半导体结构包括用于形成NMOS器件的第一鳍片11和用于形成PMOS器件的第二鳍片12。对第一鳍片11执行用于NMOS器件的第一抗穿通注入101，该第一抗穿通注入需要向鳍片中注入硼，从而在第一鳍片中形成了用于NMOS器件的第一抗穿通区域111。对第二鳍片12执行用于PMOS器件的第二抗穿通注入102，该第二抗穿通注入需要向鳍片中注入砷或磷，从而在第二鳍片中形成了用于PMOS器件的第二抗穿通区域121。

在上述过程中，用于NMOS器件的第一抗穿通注入会有一部分硼可能被注入到STI(Shallow Trench Isolation，浅沟槽隔离)13中，由于用于NMOS器件的第一抗穿通注入比用于PMOS器件的第二抗穿通注入更深，导致有一部分被注入到STI 13中的硼向用于第二鳍片12扩散(如图1中圆圈处所示)，然后在退火处理之后，被扩散的硼将会掺杂进入用于PMOS器件的第二鳍片12中，从而降低器件性能。例如，硼向第二鳍片12的扩散和掺杂将可能使得PMOS器件的阈值电压Vt与饱和电流Idast发生变动，导致该PMOS器件与其他邻近器件的阈值电压和饱和电流失配或不同，从而影响器件的匹配性能。

此外，也有可能会有一部分用于PMOS器件的第二抗穿通注入的砷或磷向第一鳍片11扩散，只是该砷或磷的扩散作用可能弱一些，但这也可能会降低器件性能。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底；在所述半导体衬底上的多个半导体鳍片，所述多个半导体鳍片包括：间隔开的第一半导体鳍片和第二半导体鳍片；在每个所述半导体鳍片周围的沟槽以及填充所述沟槽的沟槽绝缘物层，其中，所述沟槽绝缘物层的上表面与所述半导体鳍片的上表面基本齐平；对所述第一半导体鳍片执行第一抗穿通掺杂以在所述第一半导体鳍片中形成第一抗穿通区域；在执行所述第一抗穿通掺杂之后，去除所述第二半导体鳍片的一部分以形成凹陷；以及在所述凹陷中且在所述第二半导体鳍片的剩余部分上形成具有第二抗穿通区域的外延层。