[发明专利]半导体装置及其制造方法有效
申请号: | 201710726836.3 | 申请日: | 2017-08-23 |
公开(公告)号: | CN108091627B | 公开(公告)日: | 2023-07-07 |
发明(设计)人: | 利根川丘 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/60 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 金春实 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置的制造方法,具有:
(a)在半导体基板的主面上形成层间绝缘膜的工序;
(b)在所述层间绝缘膜上形成第一焊盘用的第一导电膜图案及第二焊盘用的第二导电膜图案的工序;
(c)在所述层间绝缘膜上以覆盖所述第一导电膜图案及第二导电膜图案的方式形成绝缘膜的工序;
(d)在所述绝缘膜中,形成使所述第一导电膜图案的一部分露出的所述第一焊盘用的第一开口部和使所述第二导电膜图案的一部分露出的所述第二焊盘用的第二开口部的工序;以及
(e)在从所述第一开口部露出的所述第一导电膜图案的所述一部分上通过镀覆形成第一镀覆层、并在从所述第二开口部露出的所述第二导电膜图案的所述一部分上通过镀覆形成第二镀覆层的工序,
利用从所述第一开口部露出的所述第一导电膜图案的所述一部分和所述第一镀覆层,形成所述第一焊盘,
利用从所述第二开口部露出的所述第二导电膜图案的所述一部分和所述第二镀覆层,形成所述第二焊盘,
所述第二开口部的面积比所述第一开口部的面积小,
所述第二镀覆层的厚度比所述第一镀覆层的厚度厚,
所述第一镀覆层包括第一镀镍层,
所述第二镀覆层包括第二镀镍层,
所述(e)工序具有:
(e1)在从所述第一开口部露出的所述第一导电膜图案的所述一部分上形成所述第一镀镍层、并在从所述第二开口部露出的所述第二导电膜图案的所述一部分上形成所述第二镀镍层的工序,
所述第二镀镍层的厚度比所述第一镀镍层的厚度厚,
在所述(e1)工序中,在与从所述第二开口部露出的所述第二导电膜图案的所述一部分的附近相比从所述第一开口部露出的所述第一导电膜图案的所述一部分的附近的镀覆液中的还原剂的浓度更低的状态下,所述第一镀镍层以及所述第二镀镍层生长。
2.根据权利要求1所述的半导体装置的制造方法,其中,
所述第一导电膜图案及第二导电膜图案由以铝为主成分的导电材料构成。
3.根据权利要求1所述的半导体装置的制造方法,其中,
在所述(e1)工序中,所述第二镀镍层的成膜速度大于所述第一镀镍层的成膜速度。
4.根据权利要求1所述的半导体装置的制造方法,其中,
所述第二镀镍层的厚度是所述第一镀镍层的厚度的1.2倍以上。
5.根据权利要求1所述的半导体装置的制造方法,其中,
所述第一镀覆层具有所述第一镀镍层和在所述第一镀镍层上形成的第一镀金层,
所述第二镀覆层具有所述第二镀镍层和在所述第二镀镍层上形成的第二镀金层,
所述(e)工序还具有:
(e2)在所述(e1)工序之后在所述第一镀镍层上形成所述第一镀金层、并在所述第二镀镍层上形成所述第二镀金层的工序。
6.根据权利要求1所述的半导体装置的制造方法,其中,
所述第一镀覆层具有所述第一镀镍层、在所述第一镀镍层上形成的第一镀钯层以及在所述第一镀钯层上形成的第一镀金层,
所述第二镀覆层具有所述第二镀镍层、在所述第二镀镍层上形成的第二镀钯层以及在所述第二镀钯层上形成的第二镀金层,
所述(e)工序还具有:
(e2)在所述(e1)工序之后在所述第一镀镍层上形成所述第一镀钯层、并在所述第二镀镍层上形成所述第二镀钯层的工序;以及
(e3)在所述(e2)工序之后在所述第一镀钯层上形成所述第一镀金层、并在所述第二镀钯层上形成所述第二镀金层的工序。
7.根据权利要求1所述的半导体装置的制造方法,其中,还具有:
(a1)在所述(a)工序之前,将半导体元件形成于所述半导体基板的工序,
(f)在所述(e)工序之后,在所述半导体基板的与所述主面相反的一侧的背面上形成背面电极的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710726836.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:重配置线路结构及其制作方法
- 下一篇:半导体装置