[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：提供衬底；形成第一区域掩膜层；形成第二应力层；形成接触孔刻蚀停止层；形成第一接触孔和第二接触孔；沿所述第一接触孔进行减薄处理；减薄处理之后，去除所述第一接触孔底部的第一区域掩膜层和所述第二接触孔底部的接触孔刻蚀停止层；形成位于所述第一接触孔内的第一插塞和位于所述第二接触孔内的第二插塞。为解决所述技术问题，本发明提供一种半导体结构的形成方法，通过沿所述第一接触孔进行减薄处理，能够有效减少所述第二应力层受损现象的出现，有利于降低工艺难度，有利于提高良率和改善器件性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着半导体结构尺寸的减小，半导体结构中器件的沟道随之缩短。由于沟道缩短，缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。

随着电路密度的增大，晶圆表面无法提供足够的面积来制造连接线。为了满足元器件缩小后的互连需求，两层及两层以上的多层金属间互连线的设计成为超大规模集成电路技术常采用的方法之一。不同金属层或者金属层与半导体器件之间通过插塞实现连接导通。

同时，载流子的迁移率是影响晶体管性能的主要因素之一。有效提高载流子迁移率成为了晶体管器件制造工艺的重点之一。由于应力可以改变硅材料的能隙和载流子迁移率，因此通过形成应力层来提高晶体管的性能成为越来越常用的手段。具体地，在N型晶体管中形成能提供拉应力的应力层以提高电子迁移率，在N型晶体管中形成能提供压应力的应力层以提高空穴迁移率。

但是现有技术在具有应力层的半导体结构内形成插塞往往会引起应力层损伤的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以减少应力层损伤问题的出现，提高所形成半导体结构的性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括用于形成第一类型晶体管的第一区域和用于形成第二类型晶体管的第二区域，所述第一区域的衬底上具有第一栅极结构和位于所述第一栅极结构两侧衬底上的第一应力层；所述第二区域的衬底上具有第二栅极结构；形成第一区域掩膜层，所述第一区域掩膜层位于所述第一应力层上；以所述第一区域掩膜层为掩膜，在所述第二栅极结构两侧的衬底上形成第二应力层；形成接触孔刻蚀停止层，位于所述第一区域掩膜层和所述第二应力层上；形成位于所述第一应力层上的第一接触孔和位于所述第二应力层上的第二接触孔，所述第一接触孔底部露出所述第一应力层上的接触孔刻蚀停止层，所述第二接触孔露出所述第二应力层上的接触孔刻蚀停止层；沿所述第一接触孔进行减薄处理，至少去除所述第一应力层上部分厚度的接触孔刻蚀停止层；减薄处理之后，去除所述第一接触孔底部的第一区域掩膜层和所述第二接触孔底部的接触孔刻蚀停止层，露出所述第一应力层和所述第二应力层；形成位于所述第一接触孔内的第一插塞和位于所述第二接触孔内的第二插塞。

相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括用于形成第一类型晶体管的第一区域和用于形成第二类型晶体管的第二区域；第一栅极结构，位于所述第一区域的衬底上；第二栅极结构，位于所述第二区域的衬底上；第一应力层，位于所述第一栅极结构两侧的衬底上；第二应力层，位于所述第二栅极结构两侧的衬底上；第一区域掩膜层，至少位于所述第一应力层上；接触孔刻蚀停止层，位于至少部分所述第一区域掩膜层和所述第二应力层上；层间介质层，填充于第一应力层和所述第二应力层上；第一接触孔，贯穿所述第一应力层上的所述层间介质层，所述第一接触孔底部接触孔刻蚀停止层的厚度小于所述层间介质层和所述第一应力层之间接触孔刻蚀停止层的厚度；第二接触孔，贯穿所述第二应力层上的所述层间介质层。

与现有技术相比，本发明的技术方案具有以下优点：