[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

存在在作为半导体装置(半导体器件、半导体元件)之一的肖特基势垒二极管(Schottky barrier diode：SBD)中，通过缓和在肖特基结的一端部产生的电场集中来抑制反向漏电电流的技术。特别是，在作为功率器件来使用的半导体装置中，为了实现较高的耐压，通过缓和电场集中来抑制反向漏电电流很重要。

在日本特开平8－139341号公报的肖特基势垒二极管中，GaAs基板的n-层形成为台面型，在台面型的基部、倾斜部以及顶部周边部形成有绝缘层。而且，在台面型的GaAs基板的n-层的顶部中央部以及绝缘层上形成有阳极电极。即，日本特开平8－139341号公报的肖特基势垒二极管在具有台面结构的半导体层上具备具有场板结构的肖特基电极。

根据日本特开平8－139341号公报的肖特基势垒二极管，通过半导体层的台面结构以及肖特基电极的场板结构，能够缓和在半导体层与肖特基电极的肖特基结的端部产生的电场集中。

但是，在日本特开平8－139341号公报的技术中，在肖特基接触的区域的边缘附近电场强度被降低，但在肖特基接触的区域的其它部分，无法降低电场强度。一般地，在肖特基势垒二极管中，为了降低导通电阻，优选较大地设定肖特基接触的区域的面积。因此，日本特开平8－139341号公报的技术中具有越是为了降低导通电阻而增大肖特基接触的区域的面积，抑制反向漏电电流的效果越小的技术问题。

发明内容

本发明是为了解决上述技术问题的至少一部分而提出的，能够作为以下的方式或者应用例来实现。

(1)根据本发明的一个方式，提供一种具备形成于半导体层的多个半导体单元的半导体装置。上述半导体单元具备：台面部，是在上述半导体层向上方突出的部分，上述台面部具备上表面和侧面；肖特基电极，在上述台面部的上述上表面与上述半导体层进行肖特基接触；绝缘膜，连续地形成在上述台面部的上述侧面、在上述台面部的上述上表面上比上述肖特基电极的一部分接近上述上表面的一端的上述肖特基电极的另一部分及上述半导体层的上述台面部以外的表面上；以及布线电极，形成在上述肖特基电极和上述绝缘膜上，上述台面部的上述侧面与上述半导体层的上述表面所成的角为85度以上90度以下，上述布线电极的一部分位于形成于相邻的上述台面部的相对的上述侧面的上述绝缘膜之间。

在这样的方式下，台面部的侧面相对于半导体层的表面具有85度以上90度以下的角度。因此，在用于在台面部上表面形成肖特基电极等结构的光刻工序中，从上方照射的光从台面部的侧面进入半导体层内，使台面部上表面的抗蚀剂感光的可能性较低。因此，即使较小地设定台面部的宽度，也能够准确地形成台面部上表面的结构。因此，通过将台面部的尺寸减小到场板结构的效果给肖特基电极整体带来的影响充分大的程度，另一方面在半导体层设置多个包含台面部的半导体单元，能够实现反向漏电电流的抑制和导通电阻的降低的兼得。

此外，能够为在上述台面部的上述上表面上的上述肖特基电极的一部分上未形成绝缘膜的方式。另外，布线电极能够为连续地形成在上述肖特基电极的上述一部分、形成在上述肖特基电极的上述另一部分上的上述绝缘膜的部分、形成于上述台面部的上述侧面的上述绝缘膜的部分、以及形成于上述半导体层的上述表面的上述绝缘膜的部分的一部分上的方式。而且，能够为形成于上述相对的上述侧面的上述绝缘膜在上述半导体层的上述表面上相互连接，并将上述布线电极的上述一部分与上述半导体层隔开的方式。

(2)在上述方式的半导体装置中，能够为上述台面部的宽度为2.0μm以上15.0μm以下的方式。在该方式中，由于台面部的宽度为15.0μm以下，所以与台面部的宽度比15.0μm大的方式相比，不仅能够使场板结构的效果影响到肖特基电极的一端边缘部，还能够有效地影响到肖特基电极整体。另外，在上述的方式中，台面部的宽度为2.0μm以上。因此，与台面部的宽度小于2.0μm的方式相比，能够容易地形成台面部。

(3)在上述方式的半导体装置中，能够为上述相邻的台面部之间的距离为1.0μm以上，并且为上述台面部的宽度以下的方式。在该方式中，相邻的台面部之间的距离为台面部的宽度以下。因此，与相邻的台面部之间的距离比台面部的宽度大的方式相比，每单位面积能够配置更多的半导体单元。另外，在上述的方式中，相邻的台面部之间的距离为1μm以上。因此，与相邻的台面部之间的距离小于1.0μm的方式相比，能够在相邻的台面部之间的绝缘层上容易地设置布线电极。