[发明专利]一种CIS器件的封装方法及结构

说明书

技术领域

本发明涉及半导体封装领域，具体涉及一种CIS器件的封装方法及结构。

背景技术

微电子成像元件被广泛应用于数字摄影机(相机)、具有影像存储能力的无限装置或者其他用途上。微电子成像元件包含图像传感器，图像传感器是将光学图像转换为电信号的半导体器件，一般可分为电荷耦合器件(Charge Coupled Device，CCD)和互补金属氧化物半导体图像传感器(Complementary-Metal-Oxide-Semiconductor Image Sensor，CIS)。CMOS图像传感器(CIS)利用控制电路和位于MOS晶体管周围的信号处理电路并且采用MOS晶体管的切换技术来顺序地检测输出，其中，MOS晶体管的数量等于像素的数量，即利用光通过表面玻璃盖板及透光胶，照射到芯片上的感光区，完成光信号到电信号的转换，从而成像的原理。CMOS图像传感器(CIS)能够克服电荷耦合器件(CCD)制造工艺复杂且能耗较高的缺陷，采用CMOS制造技术可以将像素单元阵列与外围电路集成在同一芯片上，使得CIS芯片具有体积小、重量轻、低功耗、编程方便、易于控制及低成本的优点。

传统的CIS器件封装包括晶圆级封装方法和芯片级封装方法，其中根据封装工艺不同又分为芯片尺寸封装(Chip Scale Package，CSP)、板上芯片封装(Chip On Board，COB)、倒装芯片封装(Flip Chip，FC)。目前，主流的CIS芯片封装技术包括COB和CSP。晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，封装后至少增加原芯片20％的体积)，该种封装是先在整片晶圆上进行封装和测试，然后才切割成一个个的芯片颗粒，因此封装后的体积即等同芯片裸晶的原尺寸，能够减小封装尺寸、提高集成密度和性能。

在CSP的晶圆级(Wafer Level)封装过程中，传统的CIS器件采用首先对芯片进行电路制作，然后在芯片感光区表面涂覆透光胶，加玻璃盖板的方式完成CIS器件的制作。由于要先进行电路的制作，考虑后期芯片要与玻璃盖板进行键合，芯片的厚度就无法做的很薄。且由于要在芯片表面涂透光胶，芯片上还要做一圈铜线路，使感光区形成腔体，增加了封装后的芯片厚度和工艺操作难度。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的CIS器件封装尺寸大、透光率低、工艺操作复杂和生产成本高至少之一的缺陷。

为此，本发明提供一种CIS器件的封装方法，包括如下步骤：将CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中，所述CIS芯片具有通孔，所述通孔内填充有导电材料，所述导电材料将所述CIS芯片正面的焊盘连接至所述CIS芯片的背面；在所述晶圆上进行封装，所述CIS芯片外侧形成封装层；将所述封装层减薄至露出所述通孔内的导电材料；在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接。

可选地，所述将所述CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中的步骤中，包括：在晶圆上制备第一凹槽，在第一凹槽底部制备第二凹槽，所述第二凹槽的宽度小于所述第一凹槽的底部，所述CIS芯片的外边缘的宽度小于所述第一凹槽的宽度，大于所述第二凹槽的宽度；将所述CIS芯片放置于所述第一凹槽的底部，所述CIS芯片微透镜位于所述第二凹槽内。

可选地，所述将所述CIS芯片放置于所述第一凹槽的底部之前，还包括在所述第二凹槽形成的腔体内部填充透光材料。

可选地，所述透光材料的填充高度大于所述第二凹槽的深度。

可选地，所述在所述晶圆上进行封装，所述CIS芯片外侧形成封装层的步骤之后，还包括：将所述晶圆进行减薄。

可选地，所述在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接的步骤之后，还包括：将所述晶圆进行切割，形成单颗CIS器件。

本发明还提供一种使用上述方法制备的CIS器件。