[发明专利]一种基于FPGA的主备时钟相位对齐装置及方法

说明书

本发明提供的基于FPGA的主备时钟相位对齐装置及方法，延时器用于实现对所述主用板时钟和所述备用板时钟的可控精细延时调整，检测器用于实现延时后所述主用板时钟和所述备用板时钟相位关系的检测，并将检测结果输出给控制器，所述控制器用于实现检测结果的决策并发出控制命令给所述延时器以完成所述主用板时钟和所述备用板时钟相位关系调整，在FPGA内即可实现，能够有效的降低系统设计复杂度，实现主备倒换业务无损。

技术领域

本发明涉及通信领域，特别涉及一种基于FPGA的主备时钟相位对齐装置及方法。

背景技术

在同步通信应用中，时钟是一个非常重要的环节。一般在通信设备中，都配置两块主控单板。这两块单板互为主备。当一块单板为主用状态时，另一块为备用板。一旦主用板发生异常，或者人工强制切换，需要进行主备倒换操作，将另一块单板切换成主用主控。

主备倒换的作用主要体现在以下两个方面：

一、当主用板发生故障或被拔出时，备用板自动变成新的主用板，保证系统继续正常运行。

二、当设备升级时，先升级备用单板，再手动执行主备倒换，可大大减少升级过程业务中断的时间。

在OTN(光传送网，OpticalTransportNetwork)传输设备中，主备倒换主要应用在主控时钟单板上。在主控时钟单板进行主备倒换时，业务单板需要随之切换主备时钟选源。而OTN业务要求主备倒换时业务无损，这就对业务单板上接收到的主备时钟相位关系提出了较高的要求。

业务单板上接收到的时钟相位受PCB和背板走线延时、时钟路径上各芯片传输延时的影响。其中PCB和背板走线延时可以通过调整走线长度来控制，并且走线长度确定后延时就可以确定下来。但芯片传输延时，特别是FPGA(Field Programmable Gate Array，现场可编程门阵列)的传输延时，是会随着布线情况变化而变化的。当前的系统中通过时序约束等方法控制内部延时，但其控制的准确度和精度难以得到保证。

发明内容

基于此，有必要针对背景技术中存在的问题，提供一种基于FPGA的主备时钟相位对齐装置及方法，提高时钟相位关系检测和调整的精度，降低系统设计复杂度，满足了主备倒换业务无损的要求。

一种基于FPGA的主备时钟相位对齐方法，所述主备时钟包括主用板时钟和备用板时钟，其特征在于，包括：

延时器，用于实现对所述主用板时钟和所述备用板时钟的可控精细延时调整；

检测器，用于实现延时后所述主用板时钟和所述备用板时钟相位关系的检测，并将检测结果输出给控制器；

所述控制器，用于实现检测结果的决策并发出控制命令给所述延时器以完成所述主用板时钟和所述备用板时钟相位关系调整。

一种基于FPGA的主备时钟相位对齐方法，所述主备时钟包括主用板时钟和备用板时钟，包括：

延时器对所述主用板时钟和所述备用板时钟的可控精细延时调整进行可控的精细延时；

检测器检测所述主用板时钟和所述备用板时钟经过调整后的相位关系；

控制器根据检测器的检测结果进行决策，通过调整时钟延时改变主备时钟相位关系，以完成相位对齐。

上述的基于FPGA的主备时钟相位对齐装置及方法，延时器用于实现对所述主用板时钟和所述备用板时钟的可控精细延时调整，检测器用于实现延时后所述主用板时钟和所述备用板时钟相位关系的检测，并将检测结果输出给控制器，所述控制器用于实现检测结果的决策并发出控制命令给所述延时器以完成所述主用板时钟和所述备用板时钟相位关系调整，在FPGA内即可实现，能够有效的降低系统设计复杂度，实现主备倒换业务无损。

附图说明