[发明专利]半导体封装的形成方法

说明书

一种半导体封装，包含一基材、一集成电路晶粒、一盖体以及一粘着剂。此集成电路晶粒是设置于基材上方。此盖体是设置于此基材上方。此盖体包含一覆盖部与一足部，此足部是从此覆盖部的一底面延伸。此覆盖部与此足部定义一凹陷，且此集成电路晶粒是收容于此凹陷中。此粘着剂包含一侧壁部与一底部，此侧壁部接触此足部的一侧壁。此底部从此侧壁部延伸至此足部的一底面与此基材之间。

技术领域

本揭露是关于半导体封装及其形成方法。

背景技术

现代的集成电路(integrated circuit；IC)晶片为使用大量的处理步骤(例如微影蚀刻(lithography etching)、植入(implantation)、沉积(deposition)等)执行于半导体基材上方所形成，处理步骤形成多个元件(例如晶体管(transistor))于半导体晶圆内，一旦这些处理步骤完成，半导体晶圆被锯切而分隔成许多集成电路晶粒(die)，接着，各个集成电路晶粒透过被包装于支撑外壳中而被封装，以避免物理伤害或腐蚀，并提供集成电路晶粒与基材之间的电性连接。

发明内容

根据本揭露的部分实施方式，一半导体封装包含一基材、一集成电路晶粒、一盖体、一粘着剂以及一底部填充物。此集成电路晶粒是设置于此基材上方。此盖体是设置于此基材上方。此盖体包含一覆盖部与一足部，此足部从此覆盖部的一底面延伸。此覆盖部与此足部定义一凹陷，且此集成电路晶粒是容纳于此凹陷中。此粘着剂包含一侧壁部与一底部。此侧壁部接触此足部的一内侧壁。此底部从此侧壁部延伸至此足部的一底面与此基材之间。此粘着剂覆盖此足部的一半以上的此内侧壁。底部填充物位于此基材与此集成电路晶粒之间，此粘着剂的此侧壁部与此底部填充物彼此间隔。

根据本揭露的部分实施方式，一半导体封装包含一基材、一集成电路晶粒、一盖体以及一粘着剂。此集成电路晶粒位于此基材上方。此盖体位于此基材上方，此盖体具有一底面与在此底面内的一凹陷，此集成电路晶粒收容于此凹陷中。此粘着剂包含一基部与一突出部，此基部延伸入此基材与此盖体的此底面之间的一空隙，此突出部沿着此凹陷的一侧壁从此基部突伸入此凹陷中，且其中此粘着剂的一底面不平行于此盖体的此底面。

根据本揭露的部分实施方式，一半导体封装包含一基材、一盖体、一集成电路晶粒以及一粘着剂。此盖体位于此基材上方且包含一覆盖部与一足部，此足部从此覆盖部朝此基材延伸。此集成电路晶粒位于此盖体的此覆盖部与此基材之间。此粘着剂位于此基材上，此盖体的此足部埋入此粘着剂中。此粘着剂包含一底部、一第一部及一第二部，此第一部位于此足部的一内侧壁上，此第二部位于此足部的一外侧壁上，且此第一部的一顶端的位置高于此第二部的一顶端，该底部位于该基材与该盖体的足部的该底面之间的间隙。

根据本揭露的部分实施方式，一种半导体封装的形成方法包含以下步骤。点胶一粘着剂于一基材上，此基材具有一集成电路晶粒附着于其上。放置一盖体于此集成电路晶粒上方，以使此盖体的一底面覆盖此粘着剂的至少一部分。将此盖体压向此基材，使此粘着剂的一部份从此盖体的此底面与此基材之间的一空间挤到此盖体的一侧壁上。

根据本揭露的部分实施方式，一种半导体封装的形成方法包含以下步骤。将一集成电路晶粒附着于一基材上。点胶一内粘着环与一外粘着环于此基材上。将一盖体的一足部压向此内粘着环与此外粘着环，使此内粘着环与此外粘着环在该足部的下方合并在一起形成一底部，並使该内粘着环挤到该足部的一内侧壁上且使该外粘着环挤到该足部的一外侧壁上。

根据本揭露的部分实施方式，一种半导体封装的形成方法包含以下步骤。将一集成电路晶粒附着于一基材上。点胶一第一粘着剂于此集成电路晶粒上。点胶一第二粘着剂于此基材上。将一盖体的一覆盖部压向此第一粘着剂及将该盖体的一足部压向此第二粘着剂，使在此足部的一内侧壁上的此第二粘着剂的一第一部高于在此足部的一外侧壁上的此第二粘着剂的一第二部且低于此第一粘着剂。

附图说明