[发明专利]一种晶圆级扇出型堆叠封装工艺方法

说明书

一种晶圆级扇出型堆叠封装工艺方法，包括如下步骤：在透光临时基板上的高温键合胶层上贴附一层干性光阻膜；在所述干性光阻膜上形成多个直通高温键合胶层的盲孔；在所述干性光阻膜固化后，在所述盲孔内植入导电金属柱；在所述干性光阻膜表面贴装裸芯片；整体注塑并对塑封体的表面进行磨削直至将所述裸芯片的焊垫完全暴露；在所述塑封体的磨削面上制作用于连接所述导电金属柱和裸芯片的重布线层，所述重布线层上设置有通过植球和回流焊得到微凸点；去除所述透光临时基板和高温键合胶层，得到封装单元；根据所述封装单元得到扇出型堆叠封装结构。该发明简化了扇出型堆叠封装制造工艺，降低了堆叠封装的制造成本。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种晶圆级扇出型堆叠封装工艺方法。

背景技术

随着电子装置设备的集成度越来越高，半导体封装领域提出了堆叠式半导体封装技术(Package on Package,简称PoP)和晶片堆叠封装技术(Stacked Die Package)。此类封装是多个封装体或者裸芯片在高度方向上予以重叠达到减小封装体占用面积的目的。

目前普遍采用的芯片堆叠PoP多采用重布线基板的引线键合(wire bond)或者倒装芯片(Flip chip)的封装方式。首先在底层基板上预留焊垫或者穿透塑膜过孔，而后将上层封装芯片采用引线键合(wire bond,简称WB)或倒装焊接(Flip-Chip，简称FC)或者两种结合的方式实现上下芯片的连通。

由于基板的存在使得PoP的封装高度变高，限制了其在超薄型电子产品中的应用。为了解决该问题，业界提出了基于扇出型封装(FANOUT)以及嵌入式层压(Embedded IC)的叠封方式。特别是基于FANOUT的叠封方式，底层基板可以做得非常薄。常见的扇出型下封装体采用预制电镀铜柱(Cu Pillar)或者塑封体开孔后植铜柱的方式实现上下层的互连，这种方式要引入物理气相沉积(PVD)、电镀沉积(ECD)等高端芯片制造工艺，大大增加了封装成本。针对以上问题，公开号CN104332456A的中国专利采用临时载板，采用设置铜柱或铜线的方法，直接将芯片封装在一个塑封体，之后在两侧制作重布线层和微凸点，从而达到互连上下两层的芯片的目的，该方法避免使用PVD和ECD的工艺，降低了成本。但在过程中仍旧需要多次与临时载板的键合和解键合，工艺过程仍然有优化的空间。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中扇出型堆叠封装制造成本高和工艺复杂的缺陷，从而提供一种晶圆级扇出型堆叠封装工艺方法。

为此，本发明的一个实施例提供一种晶圆级扇出型堆叠封装工艺方法，包括如下步骤：在透光临时基板上的高温键合胶层上贴附一层干性光阻膜；在所述干性光阻膜上形成多个直通高温键合胶层的盲孔；在所述干性光阻膜固化后，在所述盲孔内植入导电金属柱；在所述干性光阻膜表面贴装裸芯片；整体注塑并对塑封体的表面进行磨削直至将所述裸芯片的焊垫完全暴露；在所述塑封体的磨削面上制作用于连接所述导电金属柱和裸芯片的重布线层，所述重布线层上设置有通过植球和回流焊得到微凸点；去除所述透光临时基板和高温键合胶层，得到封装单元；根据所述封装单元得到扇出型堆叠封装结构。

进一步的，导电金属柱外有焊锡包裹。

进一步的，当贴附多层干性光阻膜时，在每一层干性光阻膜固化前在同一位置反复多次形成盲孔。

进一步的，在反复多次形成盲孔的过程中，后续贴附的干性光阻膜上盲孔的直径大于与其相邻的前一层干性光阻膜上盲孔的直径。

进一步的，得到扇出型堆叠封装结构的步骤包括：对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构。

进一步的，对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构的步骤包括：利用上层封装单元上重布线层的微凸点抵触与其相邻的下层封装单元上固化后的干性光阻膜上露出的导电金属柱，以实现所述封装单元的堆叠。