[发明专利]一种晶圆级扇出型堆叠封装工艺方法有效
申请号: | 201710702492.2 | 申请日: | 2017-08-16 |
公开(公告)号: | CN107481945B | 公开(公告)日: | 2019-08-20 |
发明(设计)人: | 姚大平;宋涛 | 申请(专利权)人: | 华进半导体封装先导技术研发中心有限公司 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L21/60 |
代理公司: | 北京三聚阳光知识产权代理有限公司 11250 | 代理人: | 陈博旸 |
地址: | 214135 江苏省无锡市新*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 晶圆级扇出型 堆叠 封装 工艺 方法 | ||
1.一种晶圆级扇出型堆叠封装工艺方法,其特征在于,包括如下步骤:
在透光临时基板上的高温键合胶层上贴附一层干性光阻膜;
在所述干性光阻膜上形成多个直通高温键合胶层的盲孔;
在所述干性光阻膜固化后,在所述盲孔内植入导电金属柱,所述导电金属柱的上表面高于所述干性光阻膜的上表面;
在所述干性光阻膜表面贴装裸芯片,所述裸芯片的器件面低于所述导电金属柱的上表面;
整体注塑并对塑封体的表面进行磨削直至将所述裸芯片的焊垫完全暴露;
在所述塑封体的磨削面上制作用于连接所述导电金属柱和裸芯片的重布线层;
去除所述透光临时基板和高温键合胶层,得到封装单元;
根据所述封装单元得到扇出型堆叠封装结构。
2.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法,其特征在于:所述导电金属柱外有焊锡包裹。
3.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,当贴附多层干性光阻膜时,在每一层干性光阻膜固化前在同一位置反复多次形成盲孔。
4.根据权利要求3所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,在反复多次形成盲孔的过程中,后续贴附的干性光阻膜上盲孔的直径不小于与其相邻的前一层干性光阻膜上盲孔的直径。
5.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,所述得到扇出型堆叠封装结构的步骤包括:对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构。
6.根据权利要求5所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,所述对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构的步骤包括:利用上层封装单元上重布线层的微凸点抵触与其相邻的下层封装单元上固化后的干性光阻膜上露出的导电金属柱,以实现所述封装单元的堆叠。
7.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,所述得到扇出型堆叠封装结构的步骤包括:采用引线键合或者倒装芯片将所述封装单元与另一芯片进行堆叠,得到扇出型堆叠封装结构。
8.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,所述在所述干性光阻膜表面贴装裸芯片的步骤包括:将所述裸芯片的非器件面通过键合膜贴装到所述干性光阻膜表面,并且所述裸芯片的器件面低于导电金属柱。
9.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,所述导电金属柱的材质为铜、铝或铝铜合金。
10.根据权利要求9所述的晶圆级扇出型堆叠封装工艺方法,其特征在于,所述导电金属柱的直径为100~1000μm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司,未经华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710702492.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件混合封装方法
- 下一篇:一种CIS器件的封装方法及结构
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造