[发明专利]半导体存储器装置

说明书

根据一个实施例，一种半导体存储器装置包含：第一绝缘层；全局位线及参考位线，其提供于所述第一绝缘层上；第二绝缘层，其提供于所述全局位线及所述参考位线上；选择栅极线，其提供于所述第二绝缘层上；第一晶体管，其提供于所述全局位线上；局部位线，其耦合到所述第一晶体管；第一及第二存储器胞元；及感测放大器。所述全局位线及所述参考位线经由所述第二绝缘层而与所述选择栅极线三维相交。

相关申请案的交叉参考

本申请案主张2016年11月28日申请的第62/426,702号美国临时申请案的权益，所述美国临时申请案的全部内容是以引用的方式并入本文中。

技术领域

本文中所描述的实施例大体上涉及一种半导体存储器装置。

背景技术

一种类型的半导体存储器装置已知为具有电阻式随机存取存储器。电阻式随机存取存储器通过针对低电阻状态或针对高电阻状态设置存储器元件的电阻值来存储数据。

发明内容

一般来说，根据一个实施例，一种半导体存储器装置包含：第一绝缘层，其提供于半导体衬底上方；全局位线，其提供于所述第一绝缘层上且在平行于所述半导体衬底的第一方向上延伸；参考位线，其提供于所述第一绝缘层上且在所述第一方向上延伸；第二绝缘层，其提供于所述全局位线及所述参考位线上；选择栅极线，其提供于所述第二绝缘层上且在平行于所述半导体衬底且不同于所述第一方向的第二方向上延伸；第一晶体管，其提供于所述全局位线上，所述第一晶体管的第一端耦合到所述全局位线，所述第一晶体管的栅极耦合到所述选择栅极线；局部位线，其耦合到所述第一晶体管的第二端且在垂直于所述半导体衬底的第三方向上延伸；第一及第二存储器胞元，其堆叠于所述半导体衬底上方且耦合到所述局部位线；及感测放大器，其包含耦合到所述全局位线的第一输入端子及耦合到所述参考位线的第二输入端子，所述感测放大器能够从所述第一及第二存储器胞元读取数据。所述全局位线及所述参考位线经由所述第二绝缘层而与所述选择栅极线三维相交。

根据所述实施例，允许增强所述半导体存储器装置的可靠性。

附图说明

图1是根据第一实施例的半导体存储器装置的框图；

图2是根据第一实施例的提供于半导体存储器装置中的存储器胞元阵列及感测放大器的框图；

图3是根据第一实施例的描绘提供于半导体存储器装置中的存储器单元的布局的透视图；

图4是根据第一实施例的描绘提供于半导体存储器装置中的存储器单元的布局的透视图；

图5是根据第一实施例的提供于半导体存储器装置中的存储器单元中的平面PLN1的俯视图；

图6是沿着图5中的线I-I截取的存储器胞元阵列的截面图；

图7是沿着图5中的线II-II截取的存储器胞元阵列的截面图；

图8是根据第一实施例的提供于半导体存储器装置中的感测电路的框图；

图9是根据第一实施例的提供于半导体存储器装置中的差分放大器23a的框图；

图10是根据第一实施例的提供于半导体存储器装置中的感测电路及电流源的图解；

图11是根据第一实施例的提供于半导体存储器装置中的电流电路的电路图；

图12是说明输入到感测电路的共模噪声的实例的图解；

图13是根据第二实施例的第一实例的提供于半导体存储器装置中的存储器胞元阵列及感测电路的框图；

图14是根据第二实施例的第二实例的提供于半导体存储器装置中的存储器胞元阵列及感测电路的框图；