[发明专利]半导体存储器装置有效
申请号: | 201710701372.0 | 申请日: | 2017-08-16 |
公开(公告)号: | CN108122577B | 公开(公告)日: | 2021-08-10 |
发明(设计)人: | 宮崎隆行 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | G11C13/00 | 分类号: | G11C13/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 | ||
1.一种半导体存储器装置,其包括:
第一绝缘层,其提供于半导体衬底上方;
全局位线,其提供于所述第一绝缘层上且在平行于所述半导体衬底的第一方向上延伸;
参考位线,其提供于所述第一绝缘层上且在所述第一方向上延伸;
第二绝缘层,其提供于所述全局位线及所述参考位线上;
选择栅极线,其提供于所述第二绝缘层上且在平行于所述半导体衬底且不同于所述第一方向的第二方向上延伸;
第一晶体管,其提供于所述全局位线上,所述第一晶体管的第一端耦合到所述全局位线,所述第一晶体管的栅极耦合到所述选择栅极线;
局部位线,其耦合到所述第一晶体管的第二端且在垂直于所述半导体衬底的第三方向上延伸;
第一及第二存储器胞元,其堆叠于所述半导体衬底上方且耦合到所述局部位线;
感测放大器,其包含耦合到所述全局位线的第一输入端子及耦合到所述参考位线的第二输入端子,所述感测放大器能够从所述第一及第二存储器胞元读取数据;及
虚设位线,其提供于所述第一绝缘层上邻近于所述参考位线且在所述第一方向上延伸;
其中所述全局位线及所述参考位线经由所述第二绝缘层而与所述选择栅极线三维相交。
2.根据权利要求1所述的半导体存储器装置,其中所述全局位线与所述参考位线具有近似相同宽度。
3.根据权利要求1所述的半导体存储器装置,其中所述全局位线与所述选择栅极线之间的距离和所述参考位线与所述选择栅极线之间的距离近似相同。
4.根据权利要求1所述的半导体存储器装置,其中所述全局位线与所述参考位线具有近似相同高度。
5.根据权利要求1所述的半导体存储器装置,其中从所述全局位线与所述选择栅极线彼此三维相交的位置到所述感测放大器的所述第一输入端子的线长度和从所述参考位线与所述选择栅极线彼此三维相交的位置到所述感测放大器的所述第二输入端子的线长度近似相同。
6.根据权利要求1所述的半导体存储器装置,其中所述感测放大器具有用于消除输入参考偏移的功能。
7.根据权利要求1所述的半导体存储器装置,其中所述感测放大器包含差分输入类型的差分放大器。
8.根据权利要求1所述的半导体存储器装置,其中所述第一晶体管是垂直薄膜晶体管TFT。
9.根据权利要求1所述的半导体存储器装置,其中所述第一及第二存储器胞元包含电阻式随机存取存储器元件。
10.一种半导体存储器装置,其包括:
第一绝缘层,其提供于半导体衬底上方;
全局位线,其提供于所述第一绝缘层上且在平行于所述半导体衬底的第一方向上延伸;
参考位线,其提供于所述第一绝缘层上且在所述第一方向上延伸;
第二绝缘层,其提供于所述全局位线及所述参考位线上;
选择栅极线,其提供于所述第二绝缘层上且在平行于所述半导体衬底且不同于所述第一方向的第二方向上延伸;
第一晶体管,其提供于所述全局位线上,所述第一晶体管的第一端耦合到所述全局位线,所述第一晶体管的栅极耦合到所述选择栅极线;
局部位线,其耦合到所述第一晶体管的第二端且在垂直于所述半导体衬底的第三方向上延伸;
第一及第二存储器胞元,其堆叠于所述半导体衬底上方且耦合到所述局部位线;
感测放大器,其包含耦合到所述全局位线的第一输入端子及耦合到所述参考位线的第二输入端子,所述感测放大器能够从所述第一及第二存储器胞元读取数据;及
第二晶体管,其提供于所述参考位线上,所述第二晶体管的第一端耦合到所述参考位线,所述第二晶体管的第二端被电去耦,所述第二晶体管的栅极耦合到所述选择栅极线;
其中所述全局位线及所述参考位线经由所述第二绝缘层而与所述选择栅极线三维相交。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710701372.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有用于高速驱动字线的电路的相变存储器装置
- 下一篇:半导体集成电路