[发明专利]非易失性半导体存储装置

说明书

本发明提供一种能使读出时间高速化的非易失性半导体存储装置。一实施方式的非易失性半导体存储装置包含电流源、箝位电路、存储单元、读出放大器。电流源的一端与电源连接，从另一端流出参考电流。箝位电路包含控制晶体管及放大电路，对位线负载电容充电，将控制晶体管的另一端箝位在单元参考电压。存储单元包含电阻变化型元件，一端经由位线与箝位电路连接，另一端与字线连接。读出放大器检测电阻变化型元件中存储的数据。

[相关申请]

本申请享有以日本专利申请2017-51294号(申请日：2017年3月16日)为基础申请案的优先权。本申请通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种非易失性半导体存储装置。

背景技术

电阻变化型存储器ReRAM(Resistive Random Access Memory)、相变式存储器PCMRAM(Phase Change Random Access Memory)、磁阻式存储器MRAM(MagnetoresistiveRandom Access Memory)在存储单元内包含电阻变化型元件，作为下一代非易失性半导体存储装置而在多个方面进行了开发。

发明内容

本发明提供一种能使读出时间高速化的非易失性半导体存储装置。

根据一实施方式，非易失性半导体存储装置包含电流源、箝位电路、存储单元、读出放大器。电流源的一端与电源连接，从电流源的另一端流出参考电流。箝位电路包含控制晶体管及放大电路。控制晶体管的一端与电流源的另一端连接。放大电路在输入侧的正极端口输入单元参考电压，输入侧的负极端口与控制晶体管的另一端连接，输出侧与控制晶体管的控制端子连接，从控制晶体管的另一端向输入侧的负极端口输入反馈信号，向控制晶体管的控制端子输出差动放大的信号。箝位电路对位线负载电容充电，将控制晶体管的另一端箝位在单元参考电压。存储单元包含电阻变化型元件，一端经由位线与箝位电路连接，另一端与字线连接。读出放大器检测电阻变化型元件中存储的数据。

附图说明

图1是表示第1实施方式的非易失性半导体存储装置的框图。

图2是表示第1实施方式的写入读出电路的电路图。

图3(a)及(b)是表示第1实施方式的变化例的存储单元的电路图。

图4是表示第1实施方式的电流源的电路图。

图5是表示第1实施方式的读出放大器的电路图。

图6是表示第1实施方式的存储单元的读出动作的时序图。

图7是表示比较例的写入读出电路的电路图。

图8是表示比较例的存储单元的读出动作的时序图。

图9是表示第1实施方式的位线负载电容充电时间的图。

图10是表示第2实施方式的写入读出电路的电路图。

图11(a)及(b)是表示第2实施方式的具有多值数据的电阻变化型元件的图。

图12是表示第2实施方式的存储单元的读出动作的流程图。

具体实施方式

以下，一边参照附图一边对本发明的实施方式进行说明。

(第1实施方式)

首先，参照附图对本发明的第1实施方式的非易失性半导体存储装置进行说明。图1是表示非易失性半导体存储装置的框图。在本实施方式中，使用包含控制晶体管及放大电路的箝位电路，对位线负载电容高速地充电，使读出时间高速化。