[发明专利]一种基于可编程逻辑的双口RAM防冲突方法

说明书

本发明公开了一种基于可编程逻辑的双口RAM防冲突方法，应用在双口RAM从端，当从端CPU访问双口RAM时，如果主端也在访问，则通过逻辑立即切断从端的控制信号，保证主端的安全访问，并在逻辑中标记本次访问冲突，从端每次读后，都要通过读取逻辑中的标志判断是否发送了冲突，如果发生了则丢弃本次的数据，重新发起读写。本发明只需更改一侧CPU端的逻辑和软件，另一侧CPU的软硬件无需任何更改，给传统的双口防冲突机制提供了一种新的方案。

技术领域

本发明属于处理器数据交换领域

背景技术

随着电子技术的发展，系统的复杂性越来越高，往往需要多个处理器协同工作来实现产品功能，双口RAM是一种广泛使用于多CPU之间数据交换的的双端口易失性存储器，一般每个双口RAM都有两个完全独立的端口，每个端口有自己的数据线、地址线、控制线。但当双口RAM两端CPU同时对一个存储单元进行读写操作时，双口RAM会产生冲突问题，导致读写数据错误。

目前采用的防冲突机制主要依赖于双口RAM芯片提供的防冲突机制，主要包括：

1)插入等待状态的防冲突机制

当双口RAM两侧端口同时对同一个地址单元进行访问时，双口RAM内部仲裁单元会将双口RAM的BUSY引脚置为有效状态，比如当对左侧的存储单元进行读写时，若右侧端口也对该存储单元进行操作，则右侧BUSY信号则会变成有效，直到左侧端口操作完成，BUSY信号转为无效状态。在使用中一般将BUSY信号与CPU端的busy信号输入管脚连接，当busy信号有效时，CPU在读写操作时插入等待状态，避免两端同时对双口RAM进行操作；

2)信号量防冲突机制

在双口RAM芯片中提供了几个特定的锁存器，以双口RAM芯片IDT70V28为例，提供了8个锁存器，整个存储区间可以分为8个区，每个区的状态由1个锁存器指示，这些锁存器用来存放令牌，用来指示当前存储区是否被占用。如果处理器想使用一段双口RAM空间,则首先需要以写寄存器的方式申请获取令牌，如果读寄存器的和写入的一致，则说明获取令牌成功，可以安全使用这段双口RAM空间，在这段时间内，双口RAM内部仲裁逻辑保证其它处理器无法获得这个令牌，直到另外一侧的CPU释放这个令牌为止。

基于双口RAM芯片提供的BUSY信号或者信号量的机制主要有以下缺点：

1)采用BUSY信号的机制，要求双口两端CPU的存储器访问机制必须支持这种插入等待机制，而实际使用过程中，很多CPU并不支持这种存储器访问等待插入机制；

2)采用信号量的机制，要求双口两端的CPU软件都必须制定好通讯协议，比如信号量的数量以及每个信号量控制的存储区域的划分，双口两端CPU往往是在不同的模块上，在一些改造项目中，经常出现一侧CPU的状态已经固定，软硬件不可更改，只能更改另一侧CPU软硬件的情况，如果在老状态下没有使用或者约定好信号量机制，则在改造过程中就无法使用基于信号量的防冲突机制。

发明内容

本发明的发明目的在于提供一种基于可编程逻辑的双口RAM防冲突方法，解决双口RAM两端CPU在操作双口RAM中，避免产生冲突。本发明的技术方案是在双口RAM一侧(从端)CPU采用基于可编程逻辑对双口RAM另一侧(主端)的控制信号进行监测，当从端访问双口RAM时，如果主端也在访问，则通过逻辑立即切断从端的控制信号，保证主端的安全访问，并在逻辑中标记本次访问冲突，从端每次读后，都要通过读取逻辑中的标志判断是否发送了冲突，如果发生了则丢弃本次的数据，重新发起读写。

本发明的发明目的通过以下技术方案实现：

一种基于可编程逻辑的双口RAM防冲突装置，应用在双口RAM从端，包含以下步骤；