[发明专利]P型TFET器件

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种P型TFET器件。

背景技术

近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即：当价格不变时，约每隔18个月，集成电路单位面积上晶体管的数目便会增加一倍，性能也将提升一倍。摩尔定律提出后的半个世纪的时间里，集成电路一直沿着这条定律向前发展。这一定律揭示了信息技术进步的速度。然而，随着微电子技术的发展，常规的硅基CMOS晶体管按比例缩小已变得越来越困难。而且，现今利用MOSFET制造的大多数电子产品，出现以下主要问题：第一，由于MOSFET沟道缩短导致漏电变大，即使关机或待机中也会不断消耗电力。第二，传统MOSFET受物理机制的限制，其亚阈值摆幅较高。

解决以上问题的方案之一就是利用隧穿场效应晶体管(Tunneling Field-Effect Transistor,TFET)结构，TFET是一种新型工作机制器件，可以抑制短沟道效应，有效减小泄漏电流，因此其具有低静态功耗的优势。同时其亚阈斜率可以打破KT/q的限制(常温下为 60mV/dec)，这有利于在低电源电压下工作。然而，TFET面临着驱动电流小以及低亚阈斜率的电流区域小的问题。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种P型TFET器件。

具体地，本发明一个实施例提出的一种P型TFET器件，包括：

衬底材料101；

晶化Ge层102，设置于所述衬底材料101表面；

GeSn外延层103，设置于所述晶化Ge层102表面；

栅介质层104，设置于所述GeSn外延层103表面；

栅极材料层105，设置于所述栅介质层104表面；

源区106和漏区107，分别设置于所述GeSn外延层103两侧。

其中，所述衬底材料101为N型单晶硅。

在本发明的一个实施例中，所述N型单晶硅的掺杂浓度为5× 10¹⁸cm^-3。

在本发明的一个实施例中，所述晶化Ge层102为N型轻掺杂的 Ge层，所述Ge层经过激光再晶化工艺处理后形成所述晶化Ge层 102。

在本发明的一个实施例中，所述激光再晶化工艺为通过激光热处理，将所述Si衬底(101)上的所述Ge外延层熔化再结晶，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为 1.5kW/cm2，激光移动速度为25mm/s。

在本发明的一个实施例中，所述晶化Ge层102的厚度为 200～300nm。

在本发明的一个实施例中，所述GeSn外延层103为N型掺杂，掺杂离子为P⁺离子，掺杂浓度为1×10¹⁵cm^-2。

其中，所述GeSn外延层103的厚度为146nm。

在本发明的一个实施例中，所述源区106的掺杂离子为P⁺离子，掺杂浓度为3×10¹⁹cm^-2；所述漏区107的掺杂离子为BF₂⁺离子，掺杂浓度为5×10¹⁸cm^-2。

与现有技术相比，本发明具有以下有益效果：

1)本发明提供的P型TFET器件利用Ge层和GeSn外延层，具有较高的驱动电流；

2)本发明利用经过激光再晶化工艺处理的晶化Ge层，可有效降低Ge虚衬底的位错密度、表面粗糙度、界面缺陷，提升Ge虚衬底的质量，为高性能TFET的制备提供物质基础；

3)本发明提供的P型TFET器件，较于传统MOS器件，该结构亚阈效应小，可以解决短沟效应；相对于传统Si材料，GeSn材料的载流子迁移率提高了数倍，而且通过对Sn组分的调节使间接带隙材料转化为直接带隙材料，增加载流子隧穿几率，从而提高了TFET器件的电流驱动与频率特性。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显，但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

图1为本发明实施例提供的一种P型TFET器件的示意图；