[发明专利]一组测试键布局结构与其布局图形对位失准的测量方法

说明书

本发明公开了一组测试键布局结构与其布局图形对位失准的测量方法。其一组测试键布局结构包含了多个测试键，每个测试键由测试电极、工作电压线、以及接地电压线所构成，其中该些测试电极的图形是由一第一曝光制作工艺图形与一第二曝光制作工艺图形相互重叠的部位所界定而成，且其位置依各个测试键顺序往一方向逐一偏移。

技术领域

本发明大体上与一组测试键布局结构暨其布局图形对位失准的测试方法有关。更特定言之，其涉及一种用于测量双曝光单蚀刻(litho-litho-etch,LLE)制作工艺中布局图形对位失准的测试键布局结构与测试方法。

背景技术

传统以曝光显影来形成图案的光刻技术随着半导体的特征尺寸与间距变得越来越小而面临制作工艺瓶颈。为了要能制作出超越传统光刻制作工艺解析度的图形特征，目前业界所采用的一种作法为在基底上使用一般的光刻图案曝光两次后再进行蚀刻的制作工艺，其称为光刻/光刻/蚀刻(litho/litho/etch,LLE)技术，其中的过程牵涉到使用两次曝光后所得出尺寸较大的潜影图形(latent image)重叠后来得出所需尺寸较小的显影图形(developed image)，如图1A中所示较大的第一次曝光图形1与第二次曝光图形2对位正确所产生的显影图形3，之后再通过干蚀刻方式将显影图形3转移到下层。

在LLE制作工艺中，第二次曝光步骤并非是根据第一次曝光图形的对位标记来对位的。如此，如果LLE制作工艺所欲形成的显影图形不是经由低偏移量的两次曝光图形叠加所产生者，其所产生的显影图形很容易有偏移(misalignment)的情形发生。如图1B所示第二次曝光图形2往左偏移，导致显影图形3所形成的位置往上偏移超出接触区域4，其并未座落在接触区域4中心的预定位置。如此上下层结构并未正确接触的结果容易导致产品在电性方面出问题。

故此，为了大量生产时产品良率的考虑，目前业界需要一种能有效针对LLE制作工艺所产生的图形偏移的电性测试与监控对光学测量失真做修正的方法。

发明内容

根据前述制作工艺上的考虑，本发明于此提出了一种测试键布局结构以及使用该测试键布局结构的对位失准测量方法有关，其特点在于布局中具有多组的测试键可精密地测量出布局图形在一偏移方向上的细微偏移量。

本发明的其一目的即在于提出一组包含有多个测试键的测试键布局结构，其中每一测试键含有一条工作电压线、两条接地电压线分别位于工作电压线的两侧且与该工作电压线往第一方向等间隔排列、以及一测试电极位于该工作电压线以及该两条接地电压线上且与其中至少一者电连接，且该测试电极的布局图形是由一第一曝光制作工艺布局图形与一第二曝光制作工艺布局图形相互重叠的部分所界定而成，其位置依各个该测试键顺序往该第一方向逐一偏移。

本发明的另一目的即在于提出一组包含有多个测试键的测试键布局结构，其中每一测试键含有一条工作电压线、一条接地电压线位于该工作电压线的一侧并与之往第一方向等间距排列、第一测试电极位于该工作电压线以及该接地电压线上且与其中至少一者电连接、以及第二测试电极位于该工作电压线以及该接地电压线上且与其中至少一者电连接，其中该些测试电极的图形是由一第一曝光制作工艺图形与一第二曝光制作工艺图形相互重叠的部位所界定而成，且第一测试电极的长度依各个该测试键顺序往该第一方向逐渐增加，该第二测试电极的长度依各个该测试键顺序往该第一方向的反方向逐渐减少。

本发明的又一目的即在于提出一种布局图形对位失准的测量方法，其步骤包含提供一组测试键，其中每个测试键含有一条工作电压线以及一条接地电压线位于该工作电压线的一侧且与之往第一方向等间隔排列、在每个测试键上形成一测试电极以与该工作电压线以及该接地电压线中的至少一者电连接，其中该测试电极的布局图形是由一第一曝光制作工艺的布局图形与一第二曝光制作工艺的布局图形相互重叠的部分所界定而成，且每个测试键上的测试电极位置依各个该测试键顺序往该第一方向逐一偏移、测量每一该测试键的阻值并根据该测量的数据来判定该第一曝光制作工艺的布局图形与一第二曝光制作工艺的布局图形的对位偏移量。