[发明专利]半导体装置以及制造半导体装置的方法

说明书

本发明涉及半导体装置以及制造半导体装置的方法。本发明提高了半导体装置的特性。具有其中p型柱区域和n型柱区域周期性地布置的超结结构的半导体装置被配置如下。每个n型柱区域都具有包括位于沟槽之间的n型外延层的垂直部以及部署在沟槽的侧面上的锥形嵌入式n型外延膜。每个p型柱区域都包括部署在沟槽内的嵌入式p型外延膜。因而锥形嵌入式n型外延膜被设置在其中将要部署p型柱区域的沟槽的侧壁上，由此允许p型柱区域具有倒梯形形状，从而带来p型柱区域中的p型杂质的浓度变化的裕度增加。导通电阻能够通过n型杂质(例如，As)的横向扩散来降低。

相关申请的交叉引用

包括说明书、附图和摘要的2016年9月9日提交的日本专利申请No.2016-177033的公开内容通过引用全部并入本文中。

技术领域

本发明涉及半导体装置以及制造该半导体装置的方法。例如，本发明涉及具有超结结构(superjunction structure)的半导体装置以及制造该半导体装置的方法。

背景技术

对于作为功率半导体器件的垂直功率MOSFET，研究超结结构的使用以降低导通电阻，同时保持耐受电压。

例如，日本未经审查的专利申请公开No.2008-305927公开了具有PN柱层的半导体装置，在该PN柱层中，n导电型柱和p导电型柱交替地布置同时彼此接触。日本未经审查的专利申请公开No.2008-305927还公开了一种技术，在该技术中形成了在硅基板侧(底面侧)窄而在上开口侧宽的沟槽，并且在沟槽中形成了具有p导电型的硅制成的嵌入式外延层，使得杂质浓度分布为在硅基板侧(底面侧)为高而在上开口侧为低。

发明内容

本发明的发明人从事对包括超结结构的垂直功率MOSFET的研究和开发，并且已经在提高功率MOSFET的性能方面进行了认真的调研。通过调研，已经发现，在包括超结结构的垂直功率MOSFET的结构和制造方法方面存在进一步提高的空间，以提高垂直功率MOSFET的性能。

将根据本说明书的描述以及附图阐明其它目的和新颖特征。

将本申请所公开的典型实施例简要总结如下。

在本申请所公开的一个实施例的半导体装置中，具有第一导电类型的多个第一支柱和具有第二导电类型的多个第二支柱交替地布置，其中第二导电类型是与第一导电类型相反的导电类型，并且多个第一沟槽被设置在半导体层中。第二支柱中的每个都包括第一部和第二部，第一部包括位于设置在半导体层中的第一沟槽之间的具有第二导电类型的半导体层，第二部包括部署在第一沟槽中的每个的侧面上的具有第二导电类型的锥形嵌入式半导体膜，并且第一支柱每个都包括部署在第一沟槽中的具有第一导电类型的嵌入式半导体膜。

根据本申请所公开的一个实施例的半导体装置的制造方法具有以下步骤，该半导体装置包括形成在半导体层中的具有第一导电类型的多个第一支柱以及具有第二导电类型的多个第二支柱，第二导电类型是与第一导电类型相反的导电类型。(a)提供具有其上设置有具有第二导电类型的半导体层的主表面的半导体基板的步骤。(b)在半导体层中形成多个第一沟槽以及位于第一沟槽之间的第一部的步骤，第一部每个都包括具有第二导电类型的半导体层。(c)在第一沟槽的侧面上形成每个都包括具有第二导电类型的锥形嵌入式半导体膜的第二部，由此形成每个都包括第一部和第二部的第二支柱的步骤。(d)在步骤(c)之后，通过在第一沟槽中形成具有第一导电类型的嵌入式半导体膜来形成第一支柱的步骤。

根据本申请所公开的如下所述的典型实施例的半导体装置，半导体装置的特性能够得以提高。

根据本申请所公开的如下所述的典型实施例的半导体装置制造方法，能够制造具有良好特性的半导体装置。

附图说明

图1是示意性例示第一实施例的半导体装置的配置的平面视图。

图2是例示第一实施例的半导体装置的配置的截面视图。