[发明专利]半导体装置以及制造半导体装置的方法有效
申请号: | 201710682932.2 | 申请日: | 2017-08-11 |
公开(公告)号: | CN107808861B | 公开(公告)日: | 2023-06-27 |
发明(设计)人: | 安孙子雄哉;江口聪司;斎藤滋晃;谷口大辅;山口夏生 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L21/60 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 欧阳帆 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 以及 制造 方法 | ||
1.一种半导体装置,包括:
半导体层;
形成在所述半导体层中的多个第一支柱和多个第二支柱,所述多个第一支柱具有第一导电类型,所述多个第二支柱具有第二导电类型,所述第二导电类型为与所述第一导电类型相反的导电类型;
多个第一沟槽,所述多个第一沟槽形成在所述半导体层中;以及
半导体元件,所述半导体元件形成在所述半导体层上方,
其中所述第一支柱和所述第二支柱交替地布置,
其中所述第二支柱中的每个都包括第一部和第二部,所述第一部包括位于所述第一沟槽之间的具有所述第二导电类型的所述半导体层,所述第二部包括部署在所述第一沟槽中的每个的侧面上的具有所述第二导电类型的锥形嵌入式半导体膜,
其中所述第一支柱中的每个都包括部署在所述第一沟槽中的具有所述第一导电类型的嵌入式半导体膜,
其中所述第一支柱中的每个的上部宽度比下部宽度大,以及
其中所述第二支柱中的每个的上部宽度比下部宽度小。
2.根据权利要求1所述的半导体装置,其中,在每个第一沟槽中,所述第二部的厚度随着所述第二部从所述侧面的上侧朝向所述侧面的下侧延伸而变大。
3.根据权利要求2所述的半导体装置,其中所述第一沟槽的侧面与所述半导体层的底面之间的角度为89°到90°。
4.根据权利要求3所述的半导体装置,其中所述第一沟槽的深宽比为10或更大。
5.根据权利要求2所述的半导体装置,
其中包括具有所述第二导电类型的杂质的半导体区域被设置在所述第一沟槽的底部部分中,以及
其中在所述半导体区域中的具有所述第二导电类型的杂质的浓度高于在所述半导体层中的具有所述第二导电类型的杂质的浓度。
6.根据权利要求2所述的半导体装置,
其中所述半导体层被设置在具有多个芯片区域的晶片状基板上方,
其中包含具有所述第二导电类型的杂质的半导体区域被设置在划线区域中,所述划线区域部署在所述基板的所述芯片区域之间,以及
其中所述半导体区域中的具有所述第二导电类型的杂质的浓度高于所述半导体层中的具有所述第二导电类型的杂质的浓度。
7.根据权利要求2所述的半导体装置,
其中所述半导体层被设置在具有多个芯片区域的晶片状基板上方,
其中包含具有所述第二导电类型的杂质的半导体区域被设置在作为所述基板的所述芯片区域中的一个的测试图案区域中,以及
其中所述半导体区域中的具有所述第二导电类型的杂质的浓度高于所述半导体层中的具有所述第二导电类型的杂质的浓度。
8.根据权利要求2所述的半导体装置,
其中所述半导体元件包括多个单位单元,
其中所述单位单元中的每个都包括:
栅极电极,所述栅极电极部署在所述第二支柱上方,其中栅极绝缘膜在所述栅极电极和所述第二支柱之间,以及
源区,部署在位于所述栅极电极的一侧的所述第一支柱的上部中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710682932.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:芯片封装结构及其制造方法
- 下一篇:抗短路芯片级封装