[发明专利]半导体封装的遮蔽方法在审
申请号: | 201710682387.7 | 申请日: | 2017-08-10 |
公开(公告)号: | CN107731788A | 公开(公告)日: | 2018-02-23 |
发明(设计)人: | 森伸一朗;山本雅之;高桥智一;田中俊平 | 申请(专利权)人: | 日东电工株式会社 |
主分类号: | H01L23/552 | 分类号: | H01L23/552;H01L23/28 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙)11277 | 代理人: | 刘新宇,张会华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 遮蔽 方法 | ||
技术领域
本发明涉及用于对半导体装置、特别是密封型半导体封装的预定部位进行遮蔽的半导体封装的遮蔽方法。
背景技术
在智能手机等无线通信设备中,从所内置的半导体元件产生的电磁波有时因与天线等发生干涉而对接收性能带来不良影响。作为用于防止由这样的电磁波带来的不良影响的方法,以往,利用金属板屏蔽件覆盖电路、设备而抑制电磁波的产生的方法是主流。
不过,近年来强烈要求通信设备的薄型化等,安装面积较大的金属板屏蔽件成为阻碍设备的小型化·薄型化的主要原因。因此,作为替代基于金属板屏蔽件的抑制方法的方法,摸索出在半导体元件水平、即部件水平抑制电磁波的产生的方法。
半导体元件利用绝缘性树脂等对小片化的半导体芯片进行密封(封装化)而形成半导体封装,从而谋求半导体芯片的保护等(例如、专利文献1)。半导体封装是通过使许多小片化的半导体芯片配置于支承带上、在利用绝缘性的材料对半导体芯片进行了密封之后、形成凸块、电路、再次利用切割处理进行小片化来制造的。作为在半导体元件水平抑制电磁波的方法,提出了如下方法:通过溅射处理、镀敷处理、喷射处理等处理而利用阻断电磁波的屏蔽材料(电磁屏蔽件)覆盖各半导体封装(例如、专利文献2)。
专利文献1:日本特开2012-49502
专利文献2:日本特开2012-39104
发明内容
发明要解决的问题
然而,在上述以往的方法中存在以下那样的问题。
即、在利用电磁屏蔽件覆盖半导体封装的情况下,难以精密地利用电磁屏蔽件覆盖半导体封装的目标区域,因此,担心难以使半导体元件水平下的电磁波减少性能提高这样的问题。
在此,使用图来对以往方法的问题进行说明。如图20的(a)所示,半导体封装101具有基板层103和利用绝缘性树脂覆盖小片化的半导体芯片的密封树脂层105层叠而成的构造。在基板层103的表面形成有电路107,还设置有凸块109。
在利用由电磁屏蔽材料形成的屏蔽层111覆盖各半导体封装101的情况下,如图20的(b)所示,有时需要形成为屏蔽层111不与凸块109接触、且充分地覆盖密封树脂层105和基板层103的侧面。不过,若屏蔽层111过量地形成,则如图20的(c)所示,形成为由导体形成的屏蔽层111与凸块109接触而产生凸块109的短路。
半导体封装的尺寸非常小,因此,在各半导体封装中,伴随着难以实现所要求的精度的电磁屏蔽处理。如此,在半导体封装中,限定于所要求的范围的精密处理的实现性的课题并不限于电磁屏蔽处理,也在激光打标处理等各种处理工序中产生。
本发明是鉴于这样的状况而做成的,主要目的在于提供一种为了对于半导体封装中的预定的区域精密地进行以电磁屏蔽处理为例的特定的处理、并能够对除了该预定的区域以外的部分精密地进行遮蔽的半导体封装的遮蔽方法。
用于解决问题的方案
本发明为了达成这样的目的,采用如下技术方案。
即、本发明的半导体封装的遮蔽方法的特征在于,该半导体封装的遮蔽方法具备:保持工序,在该保持工序中,保持半导体封装,该半导体封装是基板层和密封层层叠而成的,所述基板层在表面形成有凸块,所述密封层利用绝缘性材料覆盖小片化的半导体元件来进行密封;以及
遮蔽工序,在该遮蔽工序中,将遮蔽带粘贴于所保持的所述半导体封装而覆盖至少所述凸块。
(作用·效果)根据该方法,在保持工序中保持半导体封装,在遮蔽工序中,以覆盖至少凸块的方式粘贴遮蔽带。半导体封装的凸块部分在遮蔽工序中被覆盖,因此,在之后对半导体封装进行电磁屏蔽处理等处置的情况下,能够可靠地避免对凸块部分进行该处置而产生产品不良。
另外,在上述的发明中,优选的是,该半导体封装的遮蔽方法具备保持部设置工序,在该保持部设置工序中,设置保持部,该保持部具有:小室部,其具有与所述半导体封装的形状相同的形状;以及分隔壁,其将所述小室部彼此划分开,
在所述保持工序中,使各所述半导体封装保持于在所述保持部设置工序中设置的所述保持部的各所述小室部的内部。
(作用·效果)根据该结构,各半导体封装在被保持于由分隔壁划分开的小室部的内部的状态下粘贴遮蔽带。小室部是与半导体封装的形状相同的形状,并利用分隔壁防止半导体封装的错位。因此,各半导体封装被更稳定地保持于小室部的内部,因此,能够更精密地执行遮蔽工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日东电工株式会社,未经日东电工株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710682387.7/2.html,转载请声明来源钻瓜专利网。