[发明专利]半导体集成电路的制造方法

说明书

一种半导体器件的制造方法包括提供衬底，该衬底包括从衬底延伸的第一鳍元件和第二鳍元件。在第一鳍元件和第二鳍元件上方形成第一层，其中第一层包括缝隙。对衬底实施激光退火工艺以去除第一层中的缝隙。基于第一层的高度来调整在激光退火工艺期间施加到第一层的能量。本发明实施例涉及半导体集成电路的制造方法。

技术领域

本发明实施例涉及半导体集成电路的制造方法。

背景技术

电子产业已经经历了对更小和更快的电子器件的不断增长的需求，更小和更快的电子器件能够支持更多的日益复杂和精致的功能。因此，半导体产业中持续的趋势是，制造低成本、高性能、低功耗的集成电路(IC)。因此到目前为止，已经通过按比例缩小半导体IC尺寸(如，最小部件尺寸)在很大程度上实现了这些目标，并且从而改进了生产效率并降低了相关成本。然而，这种按比例缩小还产生了半导体制造工艺的增加的复杂程度。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术中的类似的进步。

最近，已经引入多栅极器件以通过增加栅极-沟道连接、减小断态电流和降低短沟道效应(SCE)致力于改进栅极控制。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET的名字来源于鳍状结构(鳍元件)，鳍状结构从衬底(其上形成该鳍状结构)延伸，并且鳍状结构用于形成FET沟道。FinFET三维结构允许它们在保持栅极控制和缓解SCE的同时积极地按比例缩小。然而，制造FinFET器件的传统方法仍然可能具有特定缺点。例如，在形成FinFET器件过程中，在FinFET器件的鳍元件之间形成沟槽，然后用材料填充沟槽。随着沟槽的宽度变小，在填充沟槽的材料中形成缝隙(例如，气泡)。这种缝隙可能在后续工艺中导致各种问题，引起后续形成的部件中的缺陷。这会影响FinFET器件的性能的质量。因此，还没有证明现有技术在所有方面都完全令人满意。

发明内容

根据本发明的一些实施例，提供了一种制造半导体集成电路的方法，包括：提供衬底，所述衬底包括从所述衬底延伸的第一鳍元件和第二鳍元件；在所述第一鳍元件和所述第二鳍元件上方形成第一层，其中，所述第一层包括设置在所述第一鳍元件和所述第二鳍元件之间的缝隙；以及实施激光退火工艺以去除所述第一层中的所述缝隙，其中，实施所述激光退火工艺包括在所述激光退火工艺期间基于所述第一层的高度来调整施加到所述第一层的能量。

根据本发明的另一些实施例，提供了一种制造半导体集成电路的方法，包括：提供衬底，所述衬底包括从所述衬底延伸的多个鳍元件；在所述衬底上方形成伪栅极结构，其中，形成所述伪栅极结构包括：在所述衬底上方形成伪栅电极层，其中，所述伪栅电极层包括设置在相邻的所述鳍元件之间的第一组缝隙；以及对所述伪栅电极层实施第一脉冲激光退火工艺以去除所述第一组缝隙。

根据本发明的又一些实施例，还提供了一种制造半导体集成电路的方法，包括：在设置在衬底上方的第一鳍和第二鳍之间形成隔离部件；在所述第一鳍和所述第二鳍上方形成伪栅电极层，其中，所述伪栅电极层包括非晶材料和气泡，并且其中，所述气泡设置在所述第一鳍和所述第二鳍之间；对所述伪栅电极层实施热处理工艺以去除所述气泡；在所述衬底上方形成层间介电(ILD)层；去除所述伪栅电极层，从而在所述层间介电层中形成沟槽；以及在所述沟槽中形成栅极结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本发明的一个或多个方面的形成半导体器件或其部分的方法的流程图。

图2A、图2B、图2C、图2D和图2E是根据图1的方法的各个方面的半导体器件的部分的截面图。

图3是根据一些实施例的半导体器件的部分的截面图。

图4A、图4B、图4C和图4D是根据一些实施例的半导体器件的部分的截面图。