[发明专利]一种单个测试芯片实现多个IP芯片测试的方法

说明书

技术领域

本发明涉及半导体集成电路测试领域，且特别涉及一种单个测试芯片实现多个IP芯片测试的方法。

背景技术

随着集成电路的技术不断地提升，最小的设计尺寸也在不断降低，单位面积芯片上的器件数量也越来越多。因此在集成电路设计开发阶段，设计者经常采用多项目晶圆(MultiProjectWafer，简称MPW)，就是将多个具有相同工艺的集成电路设计放在同一圆片上流片，流片后，每个设计品种可以得到数十片芯片样品，这一数量对于设计开发阶段的实验、测试已经足够。同时实验费用由所有参加MPW的项目按面积分担流片费用，以降低开发成本和新产品开发风险，降低中小集成电路设计企业在起步时的门槛，降低单次实验流片造成的资源严重浪费。

现有IP评价由于为了节省设计成本，往往会固化MPW中测试芯片的面积与PAD坐标以及以此对应的探针卡。但是由于IP种类较多、产品迭代次数较多，因此往往需要在一个测试芯片中放入两个或多个IP，节省流片与评价成本。因此需要找到一种测试方法，利用单个测试芯片实现多个IP测试。

发明内容

本发明提出一种单个测试芯片实现多个IP芯片测试的方法，节省IP芯片评价中流片与评价成本、以及MPW生产中的面积以及探针卡成本。

为了达到上述目的，本发明提出一种单个测试芯片实现多个IP芯片测试的方法，包括下列步骤：

根据MPW中位置固定测试芯片的面积与各个管脚的坐标；

将测试芯片各个管脚连接不同的被测IP芯片；

按照预设的顺序对指定的IP芯片进行测试评价；

当完成一个IP芯片测试评价后，对当前IP芯片连接的管脚进行断开连接；

按照预设的顺序对下一个指定的IP芯片进行测试评价。

进一步的，所述IP芯片和各个管脚之间通过电编程熔丝进行连接。

进一步的，所述管脚断开连接步骤为当完成一个IP芯片测试评价后，对当前IP芯片连接的电编程熔丝进行烧写操作。

进一步的，所述烧写操作为通过ESD泄放保护电路，在电源上置低电平，在IP芯片输入通道上设置高电平，对电编程熔丝烧断连接。

进一步的，该方法将需要测试评价的第二个及之后的IP芯片的电源与地之间用电编程熔丝进行连接。

进一步的，对第二个及之后的IP芯片进行测试评价时，当前IP芯片的电源上加高压，电源与地之间的电编程熔丝被烧断，当前IP芯片被激活开始测试评价。

进一步的，按照预设的顺序对指定的IP芯片进行测试评价时，其他IP芯片的电源接0电平。

本发明提出的单个测试芯片实现多个IP芯片测试的方法，对多个IP芯片可以只用一个固定的测试芯片框架，因此只需一个指定的探针卡即可，充分利用了测试芯片中的面积，在一个测试芯片中放入多个被测IP芯片，不同的IP芯片可公用多个IO端口，且互相没有干扰。本发明能够节省IP芯片评价中流片与评价成本、以及MPW生产中的面积以及探针卡成本。

附图说明

图1所示为本发明较佳实施例的单个测试芯片实现多个IP芯片测试的方法流程图。

图2所示为本发明较佳实施例的测试芯片结构实现2个IP芯片测试的示意图。

图3所示为本发明较佳实施例的测试通道与IP芯片连接关系示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

请参考图1，图1所示为本发明较佳实施例的单个测试芯片实现多个IP芯片测试的方法流程图。本发明提出一种单个测试芯片实现多个IP芯片测试的方法，包括下列步骤：

步骤S100：根据MPW中位置固定测试芯片的面积与各个管脚的坐标；

步骤S200：将测试芯片各个管脚连接不同的被测IP芯片；

步骤S300：按照预设的顺序对指定的IP芯片进行测试评价；

步骤S400：当完成一个IP芯片测试评价后，对当前IP芯片连接的管脚进行断开连接；

步骤S500：按照预设的顺序对下一个指定的IP芯片进行测试评价。

再请参考图2，图2所示为本发明较佳实施例的测试芯片结构实现2个IP芯片测试的示意图。图2显示了了一个测试芯片中放置两个IP芯片，而且不同的IP芯片公用相同的探针PAD。