[发明专利]芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法

说明书

本发明涉及芯片顶层金属防护层生成技术，为使得两个或多个已经生成的随机哈密顿回路可以合并为一个大的回路，从而使得大面积随机哈密顿回路的生成更加简单。为此，本发明，芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法，步骤如下：1)确定合并类型；2)进行方向合并；3)将矩形单元回路阵列、回路a和回路b作为待生成随机哈密顿回路的单元矩阵；4)生成一列回路扩展所需的方块单元回路；5)新生成的回路将作为新的回路c；6)重复步骤4与步骤5，直到a与b间的合并空隙完全被填满；7)求解结束。本发明主要应用于芯片顶层金属防护层生成场合。

技术领域

本发明涉及芯片顶层金属防护层生成技术，具体讲,涉及芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法。

背景技术

目前，以聚焦离子束攻击(Focused Ion beam,FIB)和微探针攻击为代表的物理侵入式攻击，严重威胁着集成电路芯片的信息安全。现有应对FIB和微探针攻击的主流抗攻击手段，仍是采用顶层金属防护层作为攻击感知结构。顶层金属防护层图形拓扑结构种类繁多，而基于随机哈密顿回路的防护层，因其图形拓扑结构复杂，难于识别，成为了主流的防护层图形结构。

2012年，法国Secure-IC公司的Sebastien Briais在文献《3D hardwarecanaries》中提出适用于防护层的随机哈密顿回路基础生成算法——循环合并算法(CycleMerging，CM)。后续对于随机哈密顿回路生成算法的研究，都是基于该算法进行的优化。

参考文献

1.Briais S,Caron S,Cioranesco J M,et al.3D hardware canaries[M].Cryptographic Hardware and Embedded Systems–CHES 2012.Springer BerlinHeidelberg,2012:1-22。

发明内容

为克服现有技术的不足，本发明旨在提出一种适用于随机哈密顿回路的合并算法，使得两个或多个已经生成的随机哈密顿回路可以合并为一个大的回路，从而使得大面积随机哈密顿回路的生成更加简单。为此，本发明采用的技术方案是，芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法，步骤如下：

1)确定合并类型，若进行宽度方向即横向合并，则基于循环合并算法，生成两个具有相同高度H的随机哈密顿回路a和回路b；或者在已生成的随机哈密顿回路中选择具有相同高度H的两个回路a和b；若进行高度方向即纵向的合并，则需生成或选择两个具有相同宽度W的回路a和b；

2)若进行宽度方向合并，则将回路b放置在回路a右侧，并在a与b间的空隙最下方生成矩形单元回路阵列；若进行高度方向合并，则将回路b放置在回路a上方，并在a与b间的空隙最左方生成矩形单元回路阵列；

3)将矩形单元回路阵列、回路a和回路b作为待生成随机哈密顿回路的单元矩阵，利用循环合并算法，获得单元矩阵的一条随机哈密顿回路c，即将a和b进行了小面积的连接，获得了回路c；

4)若宽度方向合并，则在已生成的连接部分上方，生成一行回路扩展所需的方块单元回路；若高度方向合并，则在已生成的连接部分右方，生成一列回路扩展所需的方块单元回路；

5)将回路c连同扩展方块单元回路，作为待生成随机哈密顿回路的单元矩阵，采用循环合并算法，找到该单元矩阵的随机哈密顿回路，新生成的回路将作为新的回路c；

6)重复步骤4与步骤5，直到a与b间的合并空隙完全被填满；

7)求解结束。

矩形单元回路阵列以4x4个边长为1的方形阵列构成，具体数目可根据情况调整。

本发明的特点及有益效果是：