[发明专利]芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法

权利要求书

1.一种芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法，其特征是，步骤如下：

1)确定合并类型，若进行宽度方向即横向合并，则基于循环合并算法，生成两个具有相同高度H的随机哈密顿回路a和回路b；或者在已生成的随机哈密顿回路中选择具有相同高度H的两个回路a和b；若进行高度方向即纵向的合并，则需生成或选择两个具有相同宽度W的回路a和b；

2)若进行宽度方向合并，则将回路b放置在回路a右侧，并在a与b间的空隙最下方生成矩形单元回路阵列；若进行高度方向合并，则将回路b放置在回路a上方，并在a与b间的空隙最左方生成矩形单元回路阵列；

3)将矩形单元回路阵列、回路a和回路b作为待生成随机哈密顿回路的单元矩阵，利用循环合并算法，获得单元矩阵的一条随机哈密顿回路c，即将a和b进行了小面积的连接，获得了回路c；

4)若宽度方向合并，则在已生成的连接部分上方，生成一行回路扩展所需的方块单元回路；若高度方向合并，则在已生成的连接部分右方，生成一列回路扩展所需的方块单元回路；

5)将回路c连同扩展方块单元回路，作为待生成随机哈密顿回路的单元矩阵，采用循环合并算法，找到该单元矩阵的随机哈密顿回路，新生成的回路将作为新的回路c；

6)重复步骤4与步骤5，直到a与b间的合并空隙完全被填满；

7)求解结束。

2.如权利要求1所述的芯片顶层防护层中随机哈密顿回路拓扑结构的合并方法，其特征是，矩形单元回路阵列以4x4个边长为1的方形阵列构成，具体数目可根据情况调整。