[发明专利]一种制造半导体器件的方法、相应的器件及电路

说明书

技术领域

本说明书涉及制造半导体器件，如例如集成电路。一个或多个实施例可以适用于制造包括电学部分和光学部分两者的半导体器件。

背景技术

电连接可以在半导体器件的高比特率应用中发挥重要作用。这可能涉及信号完整性和电源完整性两者；因此，不良电连接可能对整体性能有负面影响。

某些类型的半导体器件，如例如基于3D方法的半导体器件(即，如可能在硅光子学应用中使用的，包括在一个半导体裸片上的另一个半导体裸片)在电连接方面可能呈现出一定的局限性。

发明内容

一个或多个实施例的目的是有助于提供可以促进实现电源和信号完整性而无需在例如电子集成电路(EIC)和光学集成电路(OIC)方面的显著工艺变化的解决方案。

根据一个或多个实施例，可以借助于一种具有在随后的权利要求书中阐述的特征的方法来实现此目的。

一个或多个实施例可以涉及一种相应的半导体器件以及一种相应的电路。

权利要求书是如在此提供的一个或多个实施例的技术公开内容的完整部分。

一个或多个实施例可以提供一种基于封装体的解决方案而无需明显地修改扩散工艺。

一个或多个实施例可以涉及使用“有机”封装体，该“有机”封装体包括一个附接在另一个之上的两个不同部分，以使得可以产生阶梯式形状。

一个或多个实施例可以包括电子集成电路(下文简称为EIC)，该电子集成电路例如经由铜柱而部分地附接到光学集成电路(下文简称为OIC)上，并且部分地附接在这种产生一种桥状安排的阶梯式封装体上。

附图说明

现在将仅通过示例的方式参照所附附图来描述一个或多个实施例，在附图中：

-图1和图2分别是一个或多个实施例的截面视图和平面视图，

-图3包括标示为a)和b)的两个部分，示意性地表示了在实施例中的可能步骤，

-图4是一个或多个实施例的分解截面视图，

-图5是一个或多个实施例的截面视图，

-图6是图5的如由箭头VI指示的部分的放大视图，并且

-图7是一个或多个实施例的分解截面视图。

将认识到的是，为了清晰且简化起见，各附图以及此类附图的各部分可以不按相同比例绘制。

具体实施方式

在随后的描述中，展示了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以通过一个或多个特定细节或者利用其他方法、部件、材料等来获得实施例。在其他情况下，未详细展示或描述已知的结构、材料或操作，从而使得实施例的某些方面将不会被模糊。

本说明书的框架中对于“实施例”或“一个实施例”的引用旨在指示关于该实施例所描述的特定的配置、结构、特性符合至少一个实施例。因此，可能存在于本说明书的一个或多个点中的诸如“在实施例中”、“在一个(或多个)实施例中”等短语不一定恰好指代同一个实施例。而且，可以在如其他附图中可能例示的一个或多个实施例中以任何其他相当的方式来对如结合任何附图例示的特定构造、结构或特性进行组合。

在此使用的引用仅为了方便而被提供并且因此未限定实施例的保护范畴或范围。

一种用于例如硅光子学应用的现有方法为所谓的3D方法，在该方法中，在光学集成电路(OIC)上安装(例如，通过倒装芯片安装)电子集成电路(EIC)。

可以例如通过部分地沉积在OIC上并且部分地沉积在EIC上的铜柱来提供EIC与OIC之间的电连接。在OIC上组装EIC可以涉及晶片级工艺，例如，通过借助于质量回流工艺获得的铜柱焊膏的回流。所产生的3D结构可以经受晶片级测试(例如在光电晶片分选(EOWS)期间)。

该3D晶片然后可以被单片化，并且每个3D半成品器件被组装到例如用于表征活动的有机封装体上。替代性地，每个半成品3D器件可以被直接安装在(例如在模块内的)终端用户板上。

可以经由引线接合来提供3D组件与封装体(或板)之间的电连接。

由于从铜柱到引线接合焊盘的电气路径的长度和电阻，在电源和信号的完整性方面可能会出现各种问题。

解决这些问题的一种可能方式可以涉及在OIC中提供所谓的硅通孔(Through Silicon Vias，TSV)，从而使得电连接从OIC的顶侧移动到其底侧，并且然后例如经由重分布层(Re-Distribution Layer，RDL)而被布线到适当的一侧。

可以例如经由焊料凸块来提供到封装体/板的连接。