[发明专利]一种制造半导体器件的方法、相应的器件及电路

权利要求书

1.一种制造半导体器件的方法，所述方法包括：

-提供用于所述器件的第一衬底(10)，所述第一衬底(10)具有前表面和后表面，

-提供用于所述器件的第二衬底(12)，所述第二衬底(12)具有前表面和后表面，

-通过将所述第二衬底(12)的所述后表面与所述第一衬底(10)的所述前表面联接来联接(120，124)所述第一衬底(10)与所述第二衬底(12)，从而产生阶梯状结构，其中，所述第一衬底(10)的所述前表面的一部分未被所述第二衬底(12)覆盖，

-在未被所述第二衬底(12)覆盖的所述部分处，将第一集成电路(14)与所述第一衬底(10)的所述前表面联接，以及

-通过安排所述第二衬底(12)与所述第一集成电路(14)之间桥状延伸的第二集成电路(16)来将所述第二集成电路(16)与所述第二衬底(12)和所述第一集成电路(14)联接。

2.如权利要求1所述的方法，其中，所述第一集成电路包括光学集成电路(14)。

3.如权利要求1或权利要求2所述的方法，包括：

-联接所述第一集成电路(14)与所述第二集成电路(16)以产生包括从所述第一集成电路(14)悬臂状延伸的所述第二集成电路(16)的组件，以及

-将包括从所述第一集成电路(14)悬臂状延伸的所述第二集成电路(16)的所述组件与所述阶梯状结构(10，12)联接。

4.如以上权利要求中任一项所述的方法，包括对所述第一集成电路(14)进行背部研磨以将其厚度调整为所述阶梯状结构的高度。

5.如以上权利要求中任一项所述的方法，包括将所述第一集成电路(14)粘性联接(170)至所述第一衬底(10)，优选地在其间不存在电连接的情况下。

6.如以上权利要求中任一项所述的方法，包括将所述第二集成电路(16)与所述第二衬底(12)和所述第一集成电路(14)电联接，所述联接优选地通过导电柱(162，164)进行。

7.如权利要求6所述的方法，包括通过导电柱(162，164)进行所述电联接，所述电联接是通过将所述柱安排为第一组(162)和第二组(164)以分别用于将所述第二集成电路(16)与所述第二衬底(12)和所述第一集成电路(14)电联接来进行的，所述第一组(162)中的所述柱优选地具有宽于所述第二组(164)中的所述柱的间隔。

8.如以上权利要求中任一项所述的方法，包括通过焊接、优选地利用质量回流(MR)焊接和/或利用所述第一衬底(10)与所述第二衬底(12)之间的底部填料(124)来联接所述第一衬底与所述第二衬底。

9.如以上权利要求中任一项所述的方法，包括向所述第一衬底(10)和所述第二衬底(12)中的至少一个提供在其前表面(1120，1220)处和在其后表面(1122，1222)处的电接触焊盘，其中：

-所述后表面(1122，1222)处的所述电接触焊盘具有与所述前表面(1120，1220)处的所述电接触焊盘相比不同的、优选地更宽的间隔，并且/或者

-所述第一衬底(10)和所述第二衬底(12)中的至少一个具有从中延伸穿过的导电通孔(112，122)。

10.一种半导体器件，包括：

-第一衬底(10)，所述第一衬底具有前表面和后表面，

-第二衬底(12)，所述第二衬底具有前表面和后表面，其中，所述第一衬底(10)与所述第二衬底(12)以阶梯状结构联接，其中，所述第二衬底(12)的所述后表面与所述第一衬底(10)的所述前表面联接，并且所述第一衬底(10)的所述前表面的一部分未被所述第二衬底(12)覆盖，

-第一集成电路(14)，所述第一集成电路在未被所述第二衬底(12)覆盖的所述部分处与所述第一衬底(10)的所述前表面联接，以及

-第二集成电路(16)，所述第二集成电路(16)与所述第二衬底(12)和所述第一集成电路(14)联接，其中，所述第二集成电路(16)被安排为在所述第二衬底(12)与所述第一集成电路(14)之间桥状延伸，所述第一集成电路(14)优选地包括光学集成电路。

11.如权利要求10所述的半导体器件，是利用如权利要求1至9中的任一项所述的方法所获得的。

12.一种电路，所述电路包括安排在支撑构件(S)上的多个根据权利要求10或权利要求11所述的半导体器件。