[发明专利]用于外积累加操作的处理器和方法

说明书

技术领域

本发明涉及计算机技术，并且涉及用于执行外积和外积累加操作的处理器和方法。

背景技术

通信产品需要增加的计算性能来实时处理软件中的数字信号。二十年来性能的提高已经是晶体管技术和处理器设计的改进。根据摩尔定律，晶体管计数每两年增加一倍，每个芯片从几百万至几十亿个晶体管增加一千倍。处理器设计通过架构创新提高了每个指令的峰值性能，从而在过去大约二十年中，大约每四年可以有效地将数据路径宽度从32位(例如，英特尔的奔腾)增加到1024位(例如，高通的骁龙HVX)。

数字通信通常依赖于以32位或更少的精度乘和加数据的线性算法。事实上，数字视频和无线电处理通常在16位或甚至8位数据上运行。由于数据路径宽度已经远远超出了这些数据宽度，所以通过使用各种方法对操作数和数据路径进行分区来维持基本上的峰值使用，例如在我们共同转让的美国专利5,742,840；5,794,060；5,794,061；5,809,321；以及5,822,603中广泛地处理。

这些专利描述了通过添加指令类来增强处理器利用率的系统和方法。这些指令类使用寄存器作为数据路径源，将操作数分区成指定大小的符号，并行执行操作，链接结果并将链接的结果放入寄存器中。这些专利以及其他共同转让的专利描述了使用显著并行性处理和传输数据流的优化处理器。

在早先的美国专利5,953,241中，描述了组乘法和加法操作(其中第4列)，四个乘数操作数a、b、c和d中的每一个乘以四个被乘数操作数e、f、g和h中的相应一个，以产生乘积a*e、b*f、c*g、和d*h。参见例如其中的图1和图3。还描述了乘法和加法操作，其中操作数i、j、k和l与乘法的乘积相加以产生结果a*e+i、b*f+j、c*g+k和d*h+l。参见例如图2和图4。这些操作针对定点和浮点操作数进行了描述。

其他人开发了一种处理器，其中执行向量标量乘法归约。参见例如具有SIMD扩展的高通HVX架构。所述处理器允许一组四个向量操作数乘以一个标量操作数，并对四个结果进行求和。参见例如图11，取自http://www.hotchips.org/wp-content/uploads/hc_archives/hc27/HC27.24-Monday-Epub/HC27.24.20-Multimedia-Epub/HC27.24.211-Hexagon680-Codrescu-Qualcomm.pdf。

然而，诸如5G通信、虚拟现实和神经网络的新兴应用对数字处理的需求比这些技术快好几个数量级且功率效率更高。当门宽度低于10nm时，摩尔定律正在减慢，跨越小于200个硅晶格间距。处理器设计的进步对于适应这些应用的功率性能需求变得越来越重要。

现有的处理器数据路径通常消耗总处理器功率和面积的一小部分，因此，将处理器的宽度加倍使峰值性能加倍，比将处理器核的数量加倍更有效。然而，对于寄存器宽度加倍的数量有实际的限制。寄存器复合体通常包括以高时钟速率工作的处理器的中央业务互换。这些寄存器具有许多输入和输出端口，通过旁路网络紧密耦合到多个执行单元。更广泛的执行单元必须避免瓶颈，并在目标应用上保持大部分峰值性能。这些处理器设计和方法必须能够为诸如5G通信、虚拟现实和神经网络的新兴应用所需的算法提供大部分峰值性能，同时在面积和功率方面也是高效的。

因此，需要能够使峰值性能的数量级提高，而不会使寄存器复杂度复杂化的处理器设计和方法。特别是用于此类处理器的许多实际应用，例如，机器学习和图像处理将受益于能够执行外积的处理器。在外积中，一个向量的每个元素乘以另一个向量的每个元素。例如，给定的向量U和V：

向量U和V的外积是：

发明内容