[发明专利]在低温下生长薄外延膜的方法

说明书

本申请是申请日为2015年9月30日、申请号为201580054090.5、发明名称为“在低温下生长薄外延膜的方法”的发明专利申请的分案申请。

技术领域

本公开内容的实现方式大体上涉及半导体制造工艺与器件的领域，尤其是，涉及用于硅材料在外延膜上外延生长的方法。

背景技术

随着对于下一代器件的电路密度增加，互连件(诸如穿孔、沟槽、接触件、栅极结构与其他特征)的宽度以及于互连件之间的介电材料减小至22nm或更小的尺寸，但是介电层的厚度保持实质不变，而有特征的深宽比(aspect ratio)增加的结果。近来，互补式金属氧化物半导体(CMOS)FinFET器件已经广泛地用于许多逻辑与其他应用中并整合入半导体器件的各式不同类型。

FinFET器件通常包括带有高深宽比的半导体鳍片(fin)，其中用于晶体管的通道与源极/漏极区域于半导体鳍片上形成。利用通道与源极/漏极区域的增加的表面积的优势而接着于鳍片(fin)器件的部分的侧面之上且沿着鳍片器件的部分的侧面形成而产生更快、更可靠的且更好控制的半导体晶体管器件。FinFETs的进一步优势包括减少短通道效应以及提供更高的电流流动。

为了改善晶体管性能，应力源(stressor)材料可填充源极/漏极区域，且该应力源材料可通过外延而于源极/漏极区域中生长。外延膜由{111}平面刻面(facet)且沿着晶体管通道方向而具有金刚石形状。随着晶体管的缩减，对于形成FinFET的改善方法总是有所需求。

发明内容

本公开内容的实现方式一般地涉及用于硅材料在外延膜上外延生长的方法。在一个实现方式中，该方法包括于半导体鳍片之上形成外延膜，该半导体鳍片在该基板上形成，其中外延膜包含具有第一刻面与第二刻面的顶表面，以及通过在约375℃至约450℃的温度与约5Torr至约20Torr的腔室压力处将顶表面交替暴露于第一前驱物气体与第二前驱物气体而至少在外延膜的顶表面上形成外延层，该第一前驱物气体包含一或多个硅烷，该第二前驱物气体包含一或多个氯化硅烷。

在另一个实现方式中，该方法包括将半导体结构装载入处理腔室中，其中半导体结构包含基板、于基板上形成的多个半导体鳍片以及设置于基板上的半导体鳍片之间的介电材料，于多个半导体鳍片上形成外延膜，其中各外延膜包括具有第一刻面与第二刻面的顶表面，及通过在小于约450℃的温度与约5Torr至约20Torr的腔室压力处将顶表面交替暴露于第一前驱物气体与第二前驱物气体而在外延膜的顶表面上形成硅层，该第一前驱物气体包含一或多个硅烷，该第二前驱物气体包含一或多个氯化硅烷。

在又另一个实现方式中，该方法包括(a)于半导体鳍片之上形成外延膜，该半导体鳍片于该基板上形成，其中各外延膜包括具有第一刻面与第二刻面的顶表面，(b)在小于约450℃温度与约5Torr至约20Torr的腔室压力处将外延膜暴露于第一前驱物气体，该第一前驱物气体包含硅烷(SiH₄)或乙硅烷(Si₂H₆)，(c)在(b)步骤之后，用脉冲输送(pulse)第一前驱物气体第一周期时间，(d)在(c)步骤之后，将净化气体引入处理腔室中，(e)在(d)步骤之后，在小于约450℃的温度与约5Torr至约20Torr的腔室压力处将外延膜暴露于第二前驱物气体，该第二前驱物气体包含一或多个氯化硅烷，(f)在(e)步骤之后，用脉冲输送第一前驱物气体第二周期时间，以及(g)在(f)步骤之后，将净化气体引入处理腔室中。在各式实施例中，该方法进一步包括重复(b)至(g)步骤约10个循环或300个循环直至所需的硅层厚度生长于外延膜的顶表面上。

附图说明

以上简要概述的本公开内容的上述详述特征能够被详细理解的方式，以及实施方式的更特定描述，可以参考实现方式而获得，实现方式中的一些实现方式绘示于附图中。然而，值得注意的是，附图只绘示了本公开内容的典型实现方式，因而不应视为对本发明范围的限制，因为本公开内容可允许其他等同有效的实现方式。

图1是根据本公开内容的实现方式的用于制造半导体结构的示例性方法的流程图。

图2A至2C图示在根据图1的流程图的制造某些阶段期间简化的半导体结构的截面图。

为了便于理解，尽可能地，使用相同的附图标号指示附图中共通的元件。考虑到，一个实现方式中公开的元件在没有特定描述下可有益地用于其它实现方式中。

具体实施方式