[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底上具有第一鳍部；形成覆盖所述第一鳍部侧壁的第一阻挡层；在所述第一阻挡层之间的第一鳍部中形成第一凹槽，所述第一阻挡层围成所述第一凹槽的部分侧壁；在所述第一凹槽中形成第一内层外延层。所述第一阻挡层能够限制所述第一内层外延层沿垂直于所述第一鳍部侧壁方向上的尺寸，使所述第一内侧外延层仅沿鳍部高度方向上生长。因此，所述形成方法能够减小第一内外延层沿第一鳍部宽度方向上的尺寸，且通过增加所述第一内层外延层沿鳍部高度方向上的尺寸，能够使所述第一内层外延层的体积不至于过小而影响第一内层外延层对第一鳍部施加的应力。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。随着晶体管尺寸的减小，芯片上的半导体器件的数量也随之增加，半导体器件之间的间距逐渐缩小。

外延生长是指在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层。外延生长工艺是半导体工艺中的基本技术，在形成单晶体的过程中具有重要应用。外延生长工艺在形成二极管的正负电极，MOS晶体管的源漏掺杂层等工艺中具有广泛应用。

然而，现有技术通过外延生长工艺形成的半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善所形成的半导体结构的性能。

为解决上述问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有第一鳍部；形成覆盖所述第一鳍部侧壁的第一阻挡层；在所述第一阻挡层之间的第一鳍部中形成第一凹槽，所述第一阻挡层和所述第一鳍部围成所述第一凹槽；在所述第一凹槽中形成第一内层外延层。

可选的，所述第一阻挡层的材料包括：氧化硅、氮化硅或氮氧化硅。

可选的，形成所述第一阻挡层的步骤包括：在所述第一鳍部顶部和侧壁表面形成第一初始阻挡层；去除所述第一鳍部顶部上的第一初始阻挡层。

可选的，去除所述第一鳍部顶部上的第一初始阻挡层的工艺包括各向异性干法刻蚀工艺；形成第一初始阻挡层的工艺包括化学气相沉积工艺或原子层沉积工艺。

可选的，形成所述第一内层外延层之后，还包括：去除所述第一阻挡层。

可选的，去除所述第一阻挡层之后，还包括：在所述第一内层外延层表面形成第一外层外延层。

可选的，形成所述第一内层外延层的工艺包括外延生长工艺；形成所述第一外层外延层的工艺包括外延生长工艺。

可选的，当所述第一内层外延层和第一外层外延层用于形成PMOS晶体管的源漏时，所述第一内层外延层的材料为硅或硅锗，所述第一外层外延层的材料为硅或硅锗；当所述第一内层外延层和第一外层外延层用于形成NMOS晶体管的源漏时，所述第一内层外延层的材料为碳化硅或硅，所述第一外层外延层的材料为碳化硅或硅。

可选的，所述第一内层外延层的高度为200埃～400埃；所述第一外层外延层的厚度为50埃～150埃，所述第一外层外延层的厚度为第一外层外延层在沿垂直于所述内层外延层表面方向上的尺寸。

可选的，所述第一阻挡层的厚度为25埃～60埃。

可选的，所述衬底上还具有第二鳍部，所述第二鳍部与第一鳍部相邻；所述形成方法还包括：在所述第二鳍部中形成第二外延层，所述第二外延层与所述第一内层外延层相邻。