[发明专利]一种数据信息排序方法、CPU端、FPGA端及系统

权利要求书

1.一种数据信息排序方法，其特征在于，包括：

CPU端执行从快速排序算法中分离出来的主程序算法；其中，所述CPU端执行主程序算法的过程，包括将待排序数据集传递到FPGA端，并向FPGA端发送排序启动控制命令；

所述FPGA端在获取到所述排序启动控制命令后，执行从所述快速排序算法中分离出来的kernel程序算法，以对所述待排序数据集进行排序处理，得到相应的排序结果；

其中，所述CPU端将待排序数据集传递到FPGA端，包括：在所述FPGA端上创建目标缓存；将所述待排序数据集发送至所述目标缓存；所述对所述待排序数据集进行排序处理，包括：S11：对待排序数据集进行排序处理，并将本次排序结果保存至所述FPGA端的所述目标缓存中；S12：将步骤S11中的排序结果作为新的待排序数据集，并进入步骤S11，直到步骤S11的执行次数等于预设次数阈值为止；

其中，所述对待排序数据集进行排序处理，并将本次排序结果保存至所述FPGA端的所述目标缓存中的过程，包括：将待排序数据集中的第一个数据设为轴点；将待排序数据集的目标剩余数据依次写入所述目标缓存，然后将所述第一个数据写入所述目标缓存的最后一个空缺位置，以实现对待排序数据集的排序处理并对排序结果进行存储；其中，所述目标剩余数据为当前待排序数据集中除所述第一个数据之外的数据；

并且，任意相邻两次排序处理对应的排序结果分别保存在所述目标缓存的第一缓存区和第二缓存区；其中所述第一缓存区和第二缓存区为所述目标缓存上两个大小相同的存储区域。

2.根据权利要求1所述的方法，其特征在于，所述得到相应的排序结果之后，还包括：

所述FPGA端将所述排序结果保存至所述目标缓存，并向所述CPU端发送排序完毕指示信号；

所述CPU端接收到所述排序完毕指示信号之后，从所述目标缓存中读取出所述排序结果。

3.根据权利要求1所述的方法，其特征在于，所述将待排序数据集的目标剩余数据依次写入所述目标缓存的过程，包括：

S21：从所述目标剩余数据中取出一个未写入的数据，得到当前待写入数据；

S22：判断当前待写入数据是否大于所述第一个数据，如果是，则通过第一channel将当前待写入数据写入第一片上缓存，如果否，则通过第二channel将当前待写入数据写入第二片上缓存；

S23：重新进入步骤S21，直到所述第一片上缓存和所述第二片上缓存中保存的全部数据的数据量等于第二预设数据量阈值为止；

S24：将所述第一片上缓存中保存的数据从一侧依次批量写入所述目标缓存，将所述第二片上缓存中保存的数据值从另一侧依次批量写入所述目标缓存。

4.一种CPU端，其特征在于，包括：

主程序执行模块，用于执行从快速排序算法中分离出来的主程序算法；

所述主程序执行模块，包括：

数据传递子模块，用于将待排序数据集传递到FPGA端；

命令发送子模块，用于向所述FPGA端发送排序启动控制命令，以控制所述FPGA端执行从所述快速排序算法中分离出来的kernel程序算法；

其中，所述FPGA端对所述待排序数据集进行排序处理，得到排序结果；

所述数据传递子模块，包括：缓存创建单元，用于在所述FPGA端上创建目标缓存；数据传输单元，用于将所述待排序数据集发送至所述目标缓存；

所述FPGA端对所述待排序数据集进行排序处理，包括：S11：对待排序数据集进行排序处理，并将本次排序结果保存至所述FPGA端的所述目标缓存中；S12：将步骤S11中的排序结果作为新的待排序数据集，并进入步骤S11，直到步骤S11的执行次数等于预设次数阈值为止；其中，所述对待排序数据集进行排序处理，并将本次排序结果保存至所述FPGA端的所述目标缓存中的过程，包括：将待排序数据集中的第一个数据设为轴点；将待排序数据集的目标剩余数据依次写入所述目标缓存，然后将所述第一个数据写入所述目标缓存的最后一个空缺位置，以实现对待排序数据集的排序处理并对排序结果进行存储；其中，所述目标剩余数据为当前待排序数据集中除所述第一个数据之外的数据；并且，任意相邻两次排序处理对应的排序结果分别保存在所述目标缓存的第一缓存区和第二缓存区；其中所述第一缓存区和第二缓存区为所述目标缓存上两个大小相同的存储区域。