[发明专利]应用于快闪存储器中的自适应LDPC码纠错码系统和方法

说明书

本发明公开一种应用于快闪存储器中的自适应LDPC码纠错码系统和方法，可以提高闪存存储器的纠错码的纠错能力、保护存储数据的稳定性和提高闪存存储器使用寿命。本方法将LDPC码变为自适应的编、解码，改善了闪存存储控制器的适应性，也大大增强了闪存存储控制器的纠错能力，同时提高了闪存存储器使用寿命。

技术领域

本发明涉及一种应用于快闪存储器中的自适应LDPC码纠错码系统和方法，属于闪存存储控制领域。

背景技术

在各种需要进行信号传输的应用中，常会采用纠错码，纠错码能使信号传输错误时接收端得以更正错误而获得正确的信号。纠错码可以应用于许多系统中，在通信系统中，信号传输时可能会受到信道效应及噪声的干扰，从而造成闪存存储装置中所存储的数据已经不正确。闪存存储装置中所存储的数据是经过纠错码装置编码后的数据，对于闪存存储控制装置来说，纠错码是必需的一个功能单元。随着存储器的工艺越来越先进，存储器单元体积越来越小，并且存储单元所存储的数据也逐渐在增加，造成闪存存储器在读取过程中产生的错误概率不断升高，因而闪存控制器中采用合适、较强的错误纠错码译码机制，尤其必要。

此外，衡量一个闪存存储控制器的好坏关键是它的适应性，它可以支持多个厂商和不同工艺的闪存存储器。尤其当闪存存储器的工艺越先进、体积越小，并且闪存存储单元存储的数据也增加，造成闪存存储器在读取时产生的错误概率也不断的增加。然而，闪存存储控制器的纠错码译码能力是决定闪存存储控制器是否合格的重要因素。因此，闪存存储控制器具有一个适应性强的纠错码是必然趋势需求。

LDPC（Low Density Parity Check，低密度奇偶校验）码是Robert Gallager于1962年在博士论文中提出的一种具有稀疏校验矩阵的分组纠错码。几乎适用于所有的信道，它的性能逼近香农限，且描述和实现简单，译码简单且可实行并行操作，适合硬件实现。LDPC码具有巨大的应用潜力，在深空通信、光纤通信、卫星通信、卫星数字视频、数字水印、磁/光/全息存储、移动和固定无线通信、电缆调制/解调和数字用户中得到广泛应用。根据闪存存储装置的工艺越来越先进，闪存存储器控制装置中的纠错码的纠错能力也需要增强。在目前闪存存储器控制装置中，主要的纠错码是BCH码，随着错误概率的增高，BCH码的对空间要求及运算能力也逐渐增高；随着闪存存储工艺的提高，BCH码的纠错能力已经逐渐不适合闪存工艺的发展及其应用，所以需要纠错能力更强、更灵活和适应性强的纠错码。所以选择LDPC码来代替BCH码是比较恰当的。

发明内容

本发明要解决的技术问题是提供一种应用于快闪存储器中的自适应LDPC码纠错码系统和方法，提高闪存存储器的纠错码的纠错能力，保护存储数据的稳定性。

为了解决所述技术问题，本发明采用的技术方案是：一种应用于快闪存储器中的自适应LDPC码纠错码系统，包括主机、闪存存储控制器和闪存存储器，闪存存储控制器内设有自适应LDPC码解码器，自适应LDPC码解码器包括多级编码器、自适应调节器、硬判决解码器、软判决解码器、错误侦测器、判决器I、判决器II、数据处理器和脉冲恢复器，多级编码器连接于主机和闪存存储器之间，同时多级编码器的输入端与自适应调节器连接，用于根据自适应调节器进行相应的编码；硬判决解码器、软判决解码器的输入端均与自适应调节器、判决器I相连，并且软判决解码器的输入端与数据处理器相连，判决器I、数据处理器的另一端连接闪存存储器，硬判决解码器根据判决器I判断是否进行硬判决解码，并根据自适应调节器来判断进行解码的校验矩阵，软判决解码器根据判决器I判断是否进行软判决解码，通过获取数据处理器输出的校验位信息进行计算从而进行解码，根据自适应调节器判断进行解码的校验矩阵；硬判决解码器和软判决解码器的输出端均连接至判决器II，判决器II的输出分别连接至自适应调节器、主机和错误侦测器，错误侦测器通过脉冲恢复器连接至闪存存储器，判断器II用于判断LDPC码接错是否成功以及数据错误的位数，错误侦测器根据判决器II来判断解码失败，并利用脉冲恢复器来恢复闪存存储器中的数据错误。