[发明专利]应用于快闪存储器中的自适应LDPC码纠错码系统和方法

权利要求书

1.一种应用于快闪存储器中的自适应LDPC码纠错码系统，包括主机、闪存存储控制器和闪存存储器，其特征在于：闪存存储控制器内设有自适应LDPC码解码器，自适应LDPC码解码器包括多级编码器、自适应调节器、硬判决解码器、软判决解码器、错误侦测器、判决器I、判决器II、数据处理器和脉冲恢复器，多级编码器连接于主机和闪存存储器之间，同时多级编码器的输入端与自适应调节器连接，用于根据自适应调节器进行相应的编码；硬判决解码器、软判决解码器的输入端均与自适应调节器、判决器I相连，并且软判决解码器的输入端与数据处理器相连，判决器I、数据处理器的另一端连接闪存存储器，硬判决解码器根据判决器I判断是否进行硬判决解码，并根据自适应调节器来判断进行解码的校验矩阵，软判决解码器根据判决器I判断是否进行软判决解码，通过获取数据处理器输出的校验位信息进行计算从而进行解码，根据自适应调节器判断进行解码的校验矩阵；硬判决解码器和软判决解码器的输出端均连接至判决器II，判决器II的输出端分别连接至自适应调节器、主机和错误侦测器，错误侦测器通过脉冲恢复器连接至闪存存储器，判断器II用于判断LDPC码纠错是否成功以及数据错误的位数，错误侦测器根据判决器II来判断解码失败，并利用脉冲恢复器来恢复闪存存储器中的数据错误。

2.根据权利要求1所述的应用于快闪存储器中的自适应LDPC码纠错码系统，其特征在于：软判决解码器包括一级解码器、二级解码器和三级解码器。

3.根据权利要求2所述的应用于快闪存储器中的自适应LDPC码纠错码系统，其特征在于：硬判决解码器、一级解码器、二级解码器、三级解码器的纠错能力依次增强。

4.根据权利要求1所述的应用于快闪存储器中的自适应LDPC码纠错码系统，其特征在于：闪存存储器在标准数据位和校验位的基础上，将一部分数据位用作校验位。

5.根据权利要求1所述的应用于快闪存储器中的自适应LDPC码 纠错码系统，其特征在于：多级编码器通过Gallager的构造方法、广义LDPC码的构造方法、Mackay的构造方法、组合学构造法、有限几何构造方法实现；硬判决解码器和软判决解码器采用比特翻转法、和积解码算法、最小和积解码算法、最大似然解码算法、以硬件电路实现的解码架构、以软件或硬件搭配处理器实现译码的方式实现。

6.一种应用于快闪存储器中的自适应LDPC码纠错码方法，其特征在于：包括自适应编码流程和自适应解码流程，自适应编码流程的过程为：a01）、根据错误侦测器来选取相应的编码器；a02）、对码字信息进行相应编码；a03）、把编码完的数据及校验码存储到闪存存储器中；自适应解码流程的过程为：b01）、从闪存存储器中读取码字信息；b02）、进行解码判断，如果符合硬判决解码执行步骤3，如果符合软判决解码执行步骤7；b03）、读取码字的硬信息；b04）、利用相应的LDPC码硬判决解码；b05）、进行解码判断，如果成功则结束解码，如果不成功进入下一步判决；b06）、如果不继续解码则结束解码，如果继续解码则执行步骤7；b07）、读取码字的软信息，并进行相应数据处理；b08）、利用相应的LDPC码软判决解码；b09）、解码判断，如果解码成功则结束解码，如果不成功进入下一步判决；b10）、如果不继续解码则结束解码，如果继续解码，则启动错误侦测器判断解码错误；b11）、根据错误侦测器对快闪存储器内部数据进行脉冲恢复；b12）、重复步骤7和8；b13）、迭代达到一定次数仍然LDPC码解码不成功时，直接结束解码过程。