[发明专利]超级结的制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种超级结的制造方法。

背景技术

超级结是由一系列交替排列的N型薄层和P型薄层组成，应用于VDMOS中时，是通过在VDMOS的漂移区内制作一定深度分布、导电类型与漂移区相反的柱状区域(pillar)，形成电荷耦合(charge coupling)效果，在耗尽区全部耗尽的情况下，耗尽区电场均匀分布。与常规VDMOS相比，具有超级结的VDMOS能具有更高的漂移区掺杂和更低的导通电阻。

Pillar的制作方式主要有多次外延加多次离子注入形成，以及刻蚀深沟槽再填充掺杂的单晶硅形成两种方式。由于前者工艺成本高，先大多数倾向后者。

为了实现漂移区和pillar的电荷耦合，两者的电荷要完美匹配。但深沟槽的形貌通常是倒梯形，以便于外延填充，而外延的漂移区和Pillar都是均匀掺杂，造成很难在pillar的所有区域都与漂移区电荷匹配，器件的击穿电压很低。

如图1A所示，是现有方法形成的超级结中漂移区未完全耗尽是的仿真图；图1A所对应的超级结中，漂移区薄层101和柱状薄层102不能实现完全的电荷匹配，其中柱状薄层102采用了较低的掺杂浓度，最后使得柱状薄层102能完全耗尽，但是漂移区薄层101不能完全耗尽，具体表现为图1A中虚线圈103所示区域中具有未完全耗尽的漂移区薄层101的杂质电荷。

如图1B所示，是现有方法形成的超级结中pillar未完全耗尽是的仿真图；图1B所对应的超级结中，漂移区薄层101和柱状薄层102也不能实现完全的电荷匹配，其中柱状薄层102采用了较高的掺杂浓度即比图1A的柱状薄层102的掺杂浓度高，最后使得漂移区薄层101能完全耗尽，但是柱状薄层102不能完全耗尽，具体表现为图1B中虚线圈104所示区域中具有未完全耗尽的柱状薄层102的杂质电荷。

由图1A和图1B所示可知，漂移区即漂移区薄层101或Pillar即柱状薄层102的未全耗尽造成器件的低击穿电压。

倒梯形的pillar形貌以及pillar顶部的器件沟道掺杂决定了越靠近表面需要越多的漂移区掺杂，实现全部pillar及其对应的漂移区全耗尽。

发明内容

本发明所要解决的技术问题是提供一种超级结的制造方法，能采用沟槽填充形成柱状薄层，能实现对倒梯形沟槽所带来的电荷失配进行补偿，实现自动调节超级结的电荷匹配，提高器件的击穿电压，并能提高超级结的薄层的掺杂浓度，降低导通电阻。

为解决上述技术问题，本发明提供一种超级结的制造方法包括如下步骤：

步骤一、提供具有第一导电类型均匀掺杂的第一外延层，采用光刻刻蚀工艺在所述第一外延层中形成超级结的沟槽，所述沟槽呈上宽下窄侧面倾斜的倒梯形结构，各所述沟槽之间的所述第一外延层组成漂移区薄层。

步骤二、进行多角度的多次离子注入，各次所述离子注入从所述沟槽的侧面将第一导电类型杂质注入到所述漂移区薄层中；利用注入角度越小所述离子注入的注入位置所覆盖的所述漂移区薄层的纵向范围越大的特点，通过一系列的注入角度的设置，使通过所述离子注入工艺注入到所述漂移区薄层中的杂质量从所述沟槽的底部往上逐渐增加。

步骤三、在所述沟槽中填充第二导电类型的第二外延层，由填充于所述沟槽中的所述第二外延层组柱状薄层，由所述柱状薄层和所述漂移区薄层交替排列组成所述超级结；所述第二外延层为在位均匀掺杂，步骤二中的所述离子注入的杂质用于抵消所述沟槽的倒梯形结构形成的所述柱状薄层和所述漂移区薄层之间的电荷失配，实现超级结的电荷自动匹配。

进一步的改进是，步骤二的所述离子注入之后还包括退火激活工艺。

进一步的改进是，所述退火激活工艺为快速热退火或炉管退火。

进一步的改进是，步骤二中所述离子注入的注入角度的划分越细越好，注入次数越多越好。

进一步的改进是，所述离子注入的注入角度注入角度从5度开始，最大10度一个台阶逐渐增大，直至离子注入机的极限角度。

进一步的改进是，所述离子注入中的每一个注入角度对应注入次数为一次。

进一步的改进是，各次所述离子注入的注入剂量相同或不同，各次所述离子注入的注入能量相同或不同。

进一步的改进是，各次所述离子注入使对应的所述漂移区薄层的注入区域的杂质体浓度的增加值不超过为注入前的所述第一外延层的杂质体浓度的一倍。